㈠ ic61帶寬
因為ic帶寬需要更多內存。ic電路工作時的完整過程：當電路處於初始狀態時，C、D兩點的電位為高電平，通過二輸入與非門輸出低電平，此時M1、M2、M7、M8導通，M3、M9截止，A和B點為高電平，所以M6和M12導通，M4和M10截止，當 \[{f_{ref}}\] 先到高電平時，M2截止，M5導通，此時C點被拉到低電位；當 \[{f_{div}}\] 也迎來高電平時，下半部分的電路將會重復上述過程同，使得D點也處於低電位，此時C、D點通過與非門輸出高電平，M3、M9導通，A、B兩點被接到低電平，M4、M10導通，C、D又回到高電平，最終UP和DN輸出低電平，回歸原始狀態。下面是在cadence中的電路圖,這里說明一下，因為此次計劃在IC61中進行設計，而IC61中只有TSMC 65nm的庫，所以之後的電路結構會有所限制，主要是mos管電源電壓只有1.2 的限制。
FIG.3 PFD整體電路圖
FIG.4 TSPC D觸發器
數字邏輯電路的設計相對比較簡單，晶體管的W和L按照最小尺寸設定，而後搭建測試電路，如下圖所示， \[{f_{ref}}\] 和\[{f_{div}}\] 分別連接一個脈沖源，頻率都是1MHz，占空比為50%，相位延遲通過時間延遲來體現，在本圖中，在 \[{f_{ref}}\] 的輸入脈沖源中延遲時間delay time可以表示為
\[\frac{{360 + T}}{{360*f}}\] ,其中T表示為延遲的相位（角度），f為信號的頻率。
㈡ 什麼是tspc原理
單相時鍾(TSPC)電路除具有很高的頻率外，晶體管的數量少且尺寸小，所以功耗極低，因而經常在前置分頻器中採用。
㈢ 為什麼說理想的內插是不能物理實現的
理想的內插濾波器是非因果的，無法實現。實際的濾波器（一階保持）需要對理想濾波器進行因果近似，無法對采樣信號的頻率進行理想的過濾。所以無法實現理想的內插。