集成電路晶元新技術

『壹』 中國現在的晶元技術到底怎麼樣

聞，美國商務部日前禁止美國企業向中興公司出售零部件。消息一出，引起輿論高度關注。其中一個聚焦點就是晶元技術。

晶元有多重要？還記得曾經鬧得沸沸揚揚的斯諾登事件嗎，當時人們普遍有個疑問：為什麼美國能夠做到監聽、監視全世界？原因就在於，美國的信息網路科技力量異常強大，全世界都高度依賴美國的信息網路技術，而晶元就是其中的關鍵技術。無論多麼先進龐大的設備，其數據信息都保存在小小的晶元上。但擁有無窮力量的晶元卻有一個致命弱點，那就是它的「命門」掌握在設計者的手中，業界俗稱「後門」。如果沒有掌握其關鍵核心技術，那麼設計者留下的這個「後門」將讓你的所有秘密頃刻間暴露於人前。

其實，在此次「封殺」中興之前，美國政府對於核心晶元技術的控制從來就沒有停止過。2014年4月9日，美國商務部發布公告，決定拒絕英特爾公司向中國的國家超級計算廣州中心出售「至強」(XEON)晶元用於「天河二號」系統升級的申請。當時美國商務部的理由是，使用了兩款英特爾微處理器晶元的「天河二號」系統和早先的「天河1號」A系統 「據信被用於核爆炸模擬」。這個理由是難以讓人信服的，因為所有業內專家都認為，無論是出於安全或是保密的角度來說，「天河二號」都不可能直接用於核爆炸模擬。

這次「封殺」中興，美方也給出了理由：這家中國企業違反了與美國政府的協議，仍然在向伊朗這個美國制裁中的國家出售來自美國的技術。但是，連美國媒體也看出了其中的牽強。《紐約時報》就認為，「中興」遭到的封殺是特朗普對華貿易戰不斷激化的一個必然結果，而且他封殺中興的根本原因，還是為了打擊中國政府籌劃的「中國製造2025」計劃，不讓中國利用美國的技術去超越美國。相比一般產品的貿易戰，特朗普在技術管控上下手，顯然更易獲得國內支持。《華爾街日報》就一針見血地指出，比起和中國打貿易戰，這種直接嚴卡乃至封殺那些會讓中國在與美國的競爭中獲利的投資和收購，會更容易令特朗普獲得美國輿論的支持——尤其是在美國那些已經開始被中國超越的產業，會有很多人支持特朗普對中國採取行動。

既然核心技術買不來，而依賴進口會導致受制於人，那麼除了自主研發，逐步實現中高端晶元的國產化，別無他途。那麼，中國晶元製造的現狀又是如何呢？上海交通大學科學史與科學文化研究院副研究員黃慶橋指出，晶元有高、中、低端之分。中國的晶元技術和生產工藝整體上目前與美國無法相比，但在低端晶元的生產上，是可以完全自足的，也是中國製造的有力支撐。問題主要在中高端產品的產業和技術上。中國中高端晶元需求，基本上依靠進口。根據國務院發展研究中心發布的《二十國集團國家創新競爭力黃皮書》，中國關鍵核心技術對外依賴度高，80%晶元都靠進口。

中國發展晶元產業到底難在哪裡？黃慶橋指出，首先，中國晶元產業起步較晚，核心技術受制於人，集成電路產業在核心技術、設計、製造工藝、產業規模、龍頭企業等方面，與世界先進水平相比都有較大差距。大體而言，目前我國的晶元產業，晶元設計水平與國際基本相當，封裝技術水平有4至5年差距，製造工藝差距在3年半左右。其次，晶元行業本身具有高投入、長期發展、回報周期長的特徵，普通晶元製造企業的投資都要達到數百億級之巨。因此，一般的企業難以承受。而且晶元行業的發展遵循著「摩爾定律」，技術更新非常快。而每一次更新，都是一次巨大的投資。這種投入大、回報周期相對較長的行業特點，使得晶元產業成為高風險產業，一般社會資本都不願進入。這種高風險，又使得晶元行業產生所謂「大者恆大」的行業特徵，很容易形成自然壟斷，後來者發展難度極大。這也就意味著，中國的「強芯」之路必然是一場持久戰。

『貳』 集成晶元的發展過程

隨著集成晶元功能的增強和集成規模的不斷擴大，晶元的測試變得越來越困難，測試費用往往比設計費用還要高，測試成本已成為產品開發成本的重要組成部分，測試時間的長短也直接影響到產品上市時間進而影響經濟效益。為了使測試成本保持在合理的限度內，最有效的方法是在晶元設計時採用可測性設計(DFT)技術。可測性設計是對電路的結構進行調整，提高電路的可測性即可控制性和可觀察性。集成晶元測試之所以困難，有兩個重要原因：(1)晶元集成度高，晶元外引腳與內部晶體管比數低，使晶元的可控性和可觀察性降低；(2) 晶元內部狀態復雜，對狀態的設置也非常困難。
解決晶元測試的最根本途徑是改變設計方法：在集成電路設計的初級階段就將可測性作為設計目標之一，而不是單純考慮電路功能、性能和晶元面積。實際上可測性設計就是通過增加對電路中的信號的可控性和可觀性以便及時、經濟的產生一個成功的測試程序，完成對晶元的測試工作。
可測性設計的質量可以用5個標准進行衡量：故障覆蓋率、面積消耗、性能影響、測試時間、測試費用。如何進行可行的可測性設計，使故障覆蓋率高，面積佔用少，盡量少的性能影響，測試費用低，測試時間短，已成為解決集成電路測試問題的關鍵。
1 掃描設計
掃描設計是一種應用最為廣泛的可測性設計技術，測試時能夠獲得很高的故障覆蓋率。設計時將電路中的時序元件轉化成為可控制和可觀測的單元，這些時序元件連接成一個或多個移位寄存器(又稱掃描鏈)。這些掃描鏈可以通過控制掃描輸入來置成特定狀態，並且掃描鏈的內容可以由輸出端移出。
掃描設計就是利用經過變化的掃描觸發器連接成一個或多個移位寄存器，即掃描鏈。這樣的設計將電路主要分成兩部分：掃描鏈與組合部分(全掃描設計)或部分時序電路(部分掃描設計)，很明顯的降低了測試向量生成的復雜度。
掃描測試過程
在移位寄存器狀態下，第一個觸發器可以直接由初級輸入端置為特定值，最後一個觸發器可以在初級輸出直接觀察到。因此，就可以通過移位寄存器的移位功能將電路置為任意需要的初始狀態，並且移位寄存器的任一內部狀態可以移出到初級輸出端，進行觀察，即達到了可控制和可觀察的目的。此時，每一個觸發器的輸入都可以看作是一個初級輸入，輸出可以看作一個初級輸出，電路的測試生成問題就轉化成一個組合電路的測試生成問題。電路的測試過程可以分成以下的步驟：
(1)將時序單元控制為移位寄存器狀態，即scan—en=l，並將O，1序列移入移位寄存器， 然後移出，測試所有時序單元的故障；
(2)將移位寄存器置為特定的初始狀態；
(3)將所有時序單元控制為正常工作狀態，即scan一en=0，並將激勵碼載入到初級輸入端；
(4)觀察輸出端數據；
(5)向電路加時鍾脈沖信號，將新的結果數據捕獲到掃描單元中；
(6)將電路控制為移位寄存器狀態，即scan—en=l，在將移位寄存器置為下一個測試碼初態的同時，將其內容移出，轉步驟。
2邊界掃描技術
邊界掃描技術是各集成電路製造商支持和遵守的一種可測性設計標准，它在測試時不需要其它的測試設備，不僅可以測試晶元或PCB板的邏輯功能，還可以測試IC之間或PCB板之間的連接是否存在故障。邊界掃描的核心技術是掃描設計技術。
邊界掃描的基本思想是在靠近待測器件的每一個輸入/輸出管腳處增加一個邊緣掃描單元，並把這些單元連接成掃描鏈，運用掃描測試原理觀察並控制待測器件邊界的信號。在圖3中，與輸入節點X1，X2…、Xm和輸出節點Y1，Y2…、Ym連接的SE即為邊界掃描單元，它們構成一條掃描鏈(稱為邊界掃描寄存器一BSR)，其輸入為TDI(Test Data Input)，輸出TD0(Test Data 0ut)。在測試時由BSR串列地存儲和讀出測試數據。此外，還需要兩個測試控制信號：測試方式選擇(Test Mode Select—TMS)和測試時鍾(Test C1ock—TCK)來控制測試方式的選擇。
邊界掃描技術降低了對測試系統的要求，可實現多層次、全面的測試，但實現邊界掃描技術需要超出7%的附加晶元面積，同時增加了連線數目，且工作速度有所下降。
3 內建自測試設計
傳統的離線測試對於日趨復雜的系統和集成度日趨提高的設計越來越不適應：一方面離線測試需要一定的專用設備；另一方面測試向量產生的時間比較長。為了減少測試生成的代價和降低測試施加的成本，出現了內建自測試技術(BIST)。BIST技術通過將外部測試功能轉移到晶元或安裝晶元的封裝上，使得人們不需要復雜、昂貴的測試設備；同時由於BIST與待測電路集成在一塊晶元上，使測試可按電路的正常工作速度、在多個層次上進行，提高了測試質量和測試速度。
內建自測試電路設計是建立在偽隨機數的產生、特徵分析和掃描通路的基礎上的。採用偽隨機數發生器生成偽隨機測試輸入序列；應用特徵分析器記錄被測試電路輸出序列(響應)的特徵值：利用掃描通路設計，串列輸出特徵值。當測試所得的特徵值與被測電路的正確特徵值相同時，被測電路即為無故障，反之，則有故障。被測電路的正確特徵值可預先通過完好電路的實測得到，也可以通過電路的功能模擬得到。
由於偽隨機數發生器、特徵分析器和掃描通路設計所涉及的硬體比較簡單，適當的設計可以共享邏輯電路，使得為測試而附加的電路比較少，容易把測試電路嵌入晶元內部，從而實現內建自測試電路設計。
在產品設計中，離散元件具有很大靈活性。在進行需要超出標准解決方案要求的特定傳輸功率級或接受機靈敏度的電路設計時，這些設備(如LNA、大功率放大器等)是很有用的。然而，由離散有源元件決定的設計通常需要大量附加的離散有源元件、無源元件、濾波器及開關，以便補償發射線的阻抗不匹配、信號級轉換、隔離、及電壓增益分配。當鎵化砷設備與其它技術介面時(如雙極硅或鍺化硅)，這點很重要。 不過，離散元件給生產過程增加了附加成本。比如說，當拾放設備無法組裝非標准尺寸的部件或當PCB需要返工時。值得注意的是在WLAN無線設備生產過程的大部分成本都來自於離線裝配的數量、測試和返工工藝，返工一個無線設備的成本相當於原料費用的20%。 另一方面，集成RF晶元組生產成本一般較低並能製造較高性能的無線設備。把發射和接收功能如LNA、混頻器、LO、集成器、PLL和AGC集成到一個單模塊電路中有如下優點： 互聯阻抗易匹配
低雜訊設計，減少內部調制產品
優化了不同階段間的增益平衡
更少的外部無源元件 ATI、Nvidia在顯卡市場上的競爭延續多年，不過實際上英特爾才是顯卡市場上的絕對老大。對於傳統辦公用戶以及家庭用戶而言，採用非獨立設計的集成顯卡的PC系統超過60%，而英特爾在其中占據絕大多數。集成圖形晶元在性能上還無法達到獨立顯卡那樣的高度，但是它們售價更低，同時也可以滿足大多數主流應用的需要。我們今天要看到的就是新一代集成晶元組在游戲性能上的對比。
945G
i945G晶元組實際上就是在i945P晶元組上加入了圖形晶元，支持英特爾奔騰4、奔騰D和賽揚處理器。盡管英特爾已經有了新產品，但是945G晶元組仍然有著相當大的銷量。不少主板廠商已經推出了自己採用945G晶元組、支持LGA775介面英特爾酷睿2雙核處理器的主板產品，大大的延長了945G的產品壽命。
實際上945G晶元組的技術規格並不是太過時，盡管無法支持DDR2-800內存，但同樣提供了4個SATA介面和8個USB 2.0介面，對於DDR2-667內存也有很好的支持，並不比其它集成晶元組差多少。
不過就晶元組的集成圖形晶元GMA950而言，這款晶元的規格確實有些落後了。GMA950是英特爾第二代硬體支持T&L技術的產品，最高工作頻率400Mhz，可以提供1600MPixel/s的象素填充率，擁有4條象素渲染管線，最高可以支持224MB的共享顯存。英特爾在這款產品的開發中對於視頻解碼播放能力投入了不小精力，在其它地方就有些欠缺了。
GMA950的核心對於Shader Model 3.0提供有限的支持，對於DirectX 9也同樣如此，不過它可以在微軟的Windows Vista中支持Aero特效界面。只是GMA950的T&L引擎並不是由硬體實現的，而是由顯卡驅動轉交給CPU來進行處理。
在輸出介面上，GMA950的集成RAMDAC工作頻率400MHz，可以支持最高2048×1536×75Hz解析度。GMA950也可以支持DVI輸出，不過這里需要一塊額外的子卡（PCIe ×16介面）。
G965
G965是英特爾推出的最新集成晶元組，也是和英特爾酷睿2雙核處理器同期發布的。這款晶元組可以支持DDR2-800內存（非正式），ICH8南橋同時提供了10個USB 2.0介面和6個SATA介面，不過同時也省卻了PATA介面。所以採用ICH8南橋的主板只能通過額外的控制器才能提供傳統的IDE介面支持。
在圖形晶元上，G965可以說是英特爾對自己的一次突破。集成的圖形晶元組代號GMA X3000，晶元採用了很多全新設計和架構，擁有自己的硬體象素、頂點處理單元，支持SM 3.0技術，完全符合微軟Windows Vista Aero Premium的要求。同時英特爾還在GMA X3000上加入了更多的視頻解碼能力，首次支持WMV9的硬體加速。
GMA X3000擁有8個處理單元，採用統一架構設計的處理單元可以根據需要進行象素/頂點處理工作，也可以用作視頻播放時的加速。這樣的設計實際上和NVIDIA的G80一樣，硬體設計上是符合DirectX 10的要求，英特爾稱只要加上合適的驅動就可以提供DX 10的完善支持。
GMA X3000核心工作頻率667MHz，象素填充率為1333Mpixel/s。這樣的數據還比不上GMA 950，使得GMA X3000核心會在一些應用中比不上後者。核心最高可以支持384MB的共享顯存，集成RAMDAC工作頻率同樣400MHz，在顯示輸出特性上和GMA 950一樣。
這里需要提醒一下，G965晶元組是唯一集成GMA X3000圖形晶元的產品。965系列的其它產品使用的圖形核心為GMA 3000，不具有硬體著色處理單元和視頻加速能力，更接近GMA 950的規格。
Geforce6150
上面介紹的兩款晶元組自然是針對英特爾平台的，下面要說的當然就是AMD平台上的選擇了。我們首先要看到的是NVIDIA的GeForce 6150。
這款產品實際上是一年多以前發布的，不過在市場上的反響不錯，一直延續到今天。晶元組支持Socket AM2介面的AMD處理器，配合nForce 430南橋晶元可以提供8個USB 2.0介面、4個SATA介面、千兆網卡和HD Audio音頻系統。
GeForce 6150集成的圖形晶元只有2個象素管線，不過硬體對於SM 3.0提供完備的支持。核心工作頻率475Mhz，象素填充率950Mpixel/s，最高支持256MB顯存，可以全效支持Vista的Aero界面。
NVIDIA同樣為GeForce 6150提供了視頻硬體加速功能，支持高畫質縮放和高清視頻解碼。RAMDAC工作頻率300Mhz，最高支持1920×1440×75Hz解析度，提供DVI輸出功能，一般不需要子卡。

『叄』 跪求(集成電路晶元封裝技術的發展前景)

先進的晶元尺寸封裝(CSP)技術及其發展前景
2007/4/20/19:53 來源：微電子封裝技術

汽車電子裝置和其他消費類電子產品的飛速發展，微電子封裝技術面臨著電子產品「高性價比、高可靠性、多功能、小型化及低成本」發展趨勢帶來的挑戰和機遇。QFP（四邊引腳扁平封裝）、TQFP（塑料四邊引腳扁平封裝）作為表面安裝技術（SMT）的主流封裝形式一直受到業界的青睞，但當它們在0.3mm引腳間距極限下進行封裝、貼裝、焊接更多的I/O引腳的VLSI時遇到了難以克服的困難，尤其是在批量生產的情況下，成品率將大幅下降。因此以面陣列、球形凸點為I/O的BGA（球柵陣列）應運而生，以它為基礎繼而又發展為晶元尺寸封裝（ChipScalePackage，簡稱CSP）技術。採用新型的CSP技術可以確保VLSI在高性能、高可靠性的前提下實現晶元的最小尺寸封裝（接近裸晶元的尺寸），而相對成本卻更低，因此符合電子產品小型化的發展潮流，是極具市場競爭力的高密度封裝形式。

CSP技術的出現為以裸晶元安裝為基礎的先進封裝技術的發展，如多晶元組件(MCM)、晶元直接安裝(DCA),注入了新的活力，拓寬了高性能、高密度封裝的研發思路。在MCM技術面臨裸晶元難以儲運、測試、老化篩選等問題時，CSP技術使這種高密度封裝設計柳暗花明。

2CSP技術的特點及分類

2.1CSP之特點

根據J-STD-012標準的定義，CSP是指封裝尺寸不超過裸晶元1.2倍的一種先進的封裝形式[1]。CSP實際上是在原有晶元封裝技術尤其是BGA小型化過程中形成的，有人稱之為μBGA（微型球柵陣列，現在僅將它劃為CSP的一種形式），因此它自然地具有BGA封裝技術的許多優點。

(1)封裝尺寸小，可滿足高密封裝CSP是目前體積最小的VLSI封裝之一，引腳數（I/O數）相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。

由表1可見，封裝引腳數越多的CSP尺寸遠比傳統封裝形式小，易於實現高密度封裝，在IC規模不斷擴大的情況下，競爭優勢十分明顯，因而已經引起了IC製造業界的關注。

一般地，CSP封裝面積不到0.5mm節距QFP的1/10，只有BGA的1/3~1/10[3]。在各種相同尺寸的晶元封裝中，CSP可容納的引腳數最多，適宜進行多引腳數封裝，甚至可以應用在I/O數超過2000的高性能晶元上。例如，引腳節距為0.5mm，封裝尺寸為40×40的QFP，引腳數最多為304根，若要增加引腳數，只能減小引腳節距，但在傳統工藝條件下，QFP難以突破0.3mm的技術極限；與CSP相提並論的是BGA封裝，它的引腳數可達600~1000根，但值得重視的是，在引腳數相同的情況下，CSP的組裝遠比BGA容易。

（2）電學性能優良CSP的內部布線長度（僅為0.8~1.0mm）比QFP或BGA的布線長度短得多[4]，寄生引線電容(<0.001mΩ)、引線電阻（<0.001nH）及引線電感（<0.001pF）均很小，從而使信號傳輸延遲大為縮短。CSP的存取時間比QFP或BGA短1/5~1/6左右，同時CSP的抗噪能力強，開關雜訊只有DIP（雙列直插式封裝）的1/2。這些主要電學性能指標已經接近裸晶元的水平，在時鍾頻率已超過雙G的高速通信領域，LSI晶元的CSP將是十分理想的選擇。

(3)測試、篩選、老化容易MCM技術是當今最高效、最先進的高密度封裝之一，其技術核心是採用裸晶元安裝，優點是無內部晶元封裝延遲及大幅度提高了組件封裝密度，因此未來市場令人樂觀。但它的裸晶元測試、篩選、老化問題至今尚未解決，合格裸晶元的獲得比較困難，導致成品率相當低，製造成本很高[4]；而CSP則可進行全面老化、篩選、測試，並且操作、修整方便，能獲得真正的KGD晶元，在目前情況下用CSP替代裸晶元安裝勢在必行。

（4）散熱性能優良CSP封裝通過焊球與PCB連接，由於接觸面積大，所以晶元在運行時所產生的熱量可以很容易地傳導到PCB上並散發出去；而傳統的TSOP（薄型小外形封裝）方式中，晶元是通過引腳焊在PCB上的，焊點和pcb板的接觸面積小，使晶元向PCB板散熱就相對困難。測試結果表明，通過傳導方式的散熱量可佔到80%以上。

同時，CSP晶元正面向下安裝，可以從背面散熱，且散熱效果良好，10mm×10mmCSP的熱阻為35℃/W，而TSOP、QFP的熱阻則可達40℃/W。若通過散熱片強製冷卻，CSP的熱阻可降低到4.2，而QFP的則為11.8[3]。

（5）封裝內無需填料大多數CSP封裝中凸點和熱塑性粘合劑的彈性很好，不會因晶片與基底熱膨脹系數不同而造成應力，因此也就不必在底部填料(underfill)，省去了填料時間和填料費用[5]，這在傳統的SMT封裝中是不可能的。

（6）製造工藝、設備的兼容性好CSP與現有的SMT工藝和基礎設備的兼容性好，而且它的引腳間距完全符合當前使用的SMT標准（0.5~1mm），無需對PCB進行專門設計，而且組裝容易，因此完全可以利用現有的半導體工藝設備、組裝技術組織生產。

2.2CSP的基本結構及分類

CSP的結構主要有4部分：IC晶元，互連層，焊球（或凸點、焊柱），保護層。互連層是通過載帶自動焊接（TAB）、引線鍵合（WB）、倒裝晶元（FC）等方法來實現晶元與焊球（或凸點、焊柱）之間內部連接的，是CSP封裝的關鍵組成部分。CSP的典型結構如圖1所示[6]。

目前全球有50多家IC廠商生產各種結構的CSP產品。根據目前各廠商的開發情況，可將CSP封裝分為下列5種主要類別[7、3]：

（1）柔性基板封裝（FlexCircuitInterposer）由美國Tessera公司開發的這類CSP封裝的基本結構如圖2所示。主要由IC晶元、載帶（柔性體）、粘接層、凸點（銅/鎳）等構成。載帶是用聚醯亞胺和銅箔組成。它的主要特點是結構簡單，可靠性高，安裝方便，可利用原有的TAB（TapeAutomatedBonding）設備焊接。

（2）剛性基板封裝（RigidSubstrateInterposer）由日本Toshiba公司開發的這類CSP封裝,實際上就是一種陶瓷基板薄型封裝，其基本結構見圖3。它主要由晶元、氧化鋁（Al2O3）基板、銅（Au）凸點和樹脂構成。通過倒裝焊、樹脂填充和列印3個步驟完成。它的封裝效率（晶元與基板面積之比）可達到75％，是相同尺寸的TQFP的2.5倍。

（3）引線框架式CSP封裝（CustomLeadFrame）由日本Fujitsu公司開發的此類CSP封裝基本結構如圖4所示。它分為Tape-LOC和MF-LOC

兩種形式，將晶元安裝在引線框架上，引線框架作為外引腳，因此不需要製作焊料凸點，可實現晶元與外部的互連。它通常分為Tape-LOC和MF-LOC兩種形式。

（4）圓片級CSP封裝（Wafer-LevelPackage）由ChipScale公司開發的此類封裝見圖5。它是在圓片前道工序完成後，直接對圓片利用半導體工藝進行後續組件封裝，利用劃片槽構造周邊互連，再切割分離成單個器件。WLP主要包括兩項關鍵技術即再分布技術和凸焊點製作技術。它有以下特點：①相當於裸片大小的小型組件（在最後工序切割分片）；②以圓片為單位的加工成本（圓片成本率同步成本）；③加工精度高（由於圓片的平坦性、精度的穩定性）。

(5)微小模塑型CSP(MinuteMold)由日本三菱電機公司開發的CSP結構如圖6所示。它主要由IC晶元、模塑的樹脂和凸點等構成。晶元上的焊區通過在晶元上的金屬布線與凸點實現互連，整個晶元澆鑄在樹脂上，只留下外部觸點。這種結構可實現很高的引腳數，有利於提高晶元的電學性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高I/O數需求。同時由於它無引線框架和焊絲等，體積特別小，提高了封裝效率。

除以上列舉的5類封裝結構外，還有許多符合CSP定義的封裝結構形式如μBGA、焊區陣列CSP、疊層型CSP（一種多晶元三維封裝）等。

3CSP封裝技術展望

3.1有待進一步研究解決的問題

盡管CSP具有眾多的優點，但作為一種新型的封裝技術，難免還存在著一些不完善之處。

（1）標准化每個公司都有自己的發展戰略，任何新技術都會存在標准化不夠的問題。尤其當各種不同形式的CSP融入成熟產品中時，標准化是一個極大的障礙[8]。例如對於不同尺寸的晶元，目前有多種CSP形式在開發，因此組裝廠商要有不同的管座和載體等各種基礎材料來支撐，由於器件品種多，對材料的要求也多種多樣，導致技術上的靈活性很差。另外沒有統一的可靠性數據也是一個突出的問題。CSP要獲得市場准入，生產廠商必須提供可靠性數據,以盡快制訂相應的標准。CSP迫切需要標准化，設計人員都希望封裝有統一的規格，而不必進行個體設計。為了實現這一目標，器件必須規范外型尺寸、電特性參數和引腳面積等，只有採用全球通行的封裝標准，它的效果才最理想[9]。

（2）可靠性可靠性測試已經成為微電子產品設計和製造一個重要環節。CSP常常應用在VLSI晶元的制備中，返修成本比低端的QFP要高，CSP的系統可靠性要比採用傳統的SMT封裝更敏感，因此可靠性問題至關重要。雖然汽車及工業電子產品對封裝要求不高，但要能適應惡劣的環境，例如在高溫、高濕下工作，可靠性就是一個主要問題。另外，隨著新材料、新工藝的應用，傳統的可靠性定義、標准及質量保證體系已不能完全適用於CSP開發與製造，需要有新的、系統的方法來確保CSP的質量和可靠性，例如採用可靠性設計、過程式控制制、專用環境加速試驗、可信度分析預測等。

可以說，可靠性問題的有效解決將是CSP成功的關鍵所在[10,11]。
（3）成本價格始終是影響產品（尤其是低端產品）市場競爭力的最敏感因素之一。盡管從長遠來看，更小更薄、高性價比的CSP封裝成本比其他封裝每年下降幅度要大，但在短期內攻克成本這個障礙仍是一個較大的挑戰[10]。

目前CSP是價格比較高，其高密度光板的可用性、測試隱藏的焊接點所存在的困難（必須藉助於X射線機）、對返修技術的生疏、生產批量大小以及涉及局部修改的問題，都影響了產品系統級的價格比常規的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是隨著技術的發展、設備的改進，價格將會不斷下降。目前許多製造商正在積極採取措施降低CSP價格以滿足日益增長的市場需求。

隨著便攜產品小型化、OEM（初始設備製造）廠商組裝能力的提高及矽片工藝成本的不斷下降，圓片級CSP封裝又是在晶圓片上進行的，因而在成本方面具有較強的競爭力，是最具價格優勢的CSP封裝形式，並將最終成為性能價格比最高的封裝。

此外，還存在著如何與CSP配套的一系列問題，如細節距、多引腳的PWB微孔板技術與設備開發、CSP在板上的通用安裝技術[12]等，也是目前CSP廠商迫切需要解決的難題。

3.2CSP的未來發展趨勢

（1）技術走向終端產品的尺寸會影響攜帶型產品的市場同時也驅動著CSP的市場。要為用戶提供性能最高和尺寸最小的產品，CSP是最佳的封裝形式。順應電子產品小型化發展的的潮流，IC製造商正致力於開發0.3mm甚至更小的、尤其是具有盡可能多I/O數的CSP產品。據美國半導體工業協會預測，目前CSP最小節距相當於2010年時的BGA水平（0.50mm），而2010年的CSP最小節距相當於目前的倒裝晶元（0.25mm）水平。

由於現有封裝形式的優點各有千秋，實現各種封裝的優勢互補及資源有效整合是目前可以採用的快速、低成本的提高IC產品性能的一條途徑。例如在同一塊PWB上根據需要同時納入SMT、DCA，BGA，CSP封裝形式（如EPOC技術）。目前這種混合技術正在受到重視，國外一些結構正就此開展深入研究。

對高性價比的追求是圓片級CSP被廣泛運用的驅動力。近年來WLP封裝因其寄生參數小、性能高且尺寸更小（己接近晶元本身尺寸）、成本不斷下降的優勢，越來越受到業界的重視。WLP從晶圓片開始到做出器件，整個工藝流程一起完成，並可利用現有的標准SMT設備，生產計劃和生產的組織可以做到最優化；硅加工工藝和封裝測試可以在矽片生產線上進行而不必把晶圓送到別的地方去進行封裝測試；測試可以在切割CSP封裝產品之前一次完成，因而節省了測試的開支。總之，WLP成為未來CSP的主流已是大勢所驅[13~15]。

（2）應用領域CSP封裝擁有眾多TSOP和BGA封裝所無法比擬的優點，它代表了微小型封裝技術發展的方向。一方面，CSP將繼續鞏固在存儲器（如快閃記憶體、SRAM和高速DRAM）中應用並成為高性能內存封裝的主流；另一方面會逐步開拓新的應用領域，尤其在網路、數字信號處理器（DSP）、混合信號和RF領域、專用集成電路（ASIC）、微控制器、電子顯示屏等方面將會大有作為，例如受數字化技術驅動，便攜產品廠商正在擴大CSP在DSP中的應用，美國TI公司生產的CSP封裝DSP產品目前已達到90％以上。

此外，CSP在無源器件的應用也正在受到重視，研究表明，CSP的電阻、電容網路由於減少了焊接連接數，封裝尺寸大大減小，且可靠性明顯得到改善。
（3）市場預測CSP技術剛形成時產量很小，1998年才進入批量生產，但近兩年的發展勢頭則今非昔比，2002年的銷售收入已達10.95億美元，佔到IC市場的5%左右。國外權威機構「ElectronicTrendPublications」預測，全球CSP的市場需求量年內將達到64.81億枚，2004年為88.71億枚，2005年將突破百億枚大關，達103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲器方面應用更快，預計年增長幅度將高達54.9%。

『肆』 中國晶元的崛起已經勢不可擋，在晶元領域我國取得了哪些成就

我國在晶元是設計上處於領先的地步，逐步補充晶元的製造技術。

雖然說我們國家在晶元的製造上處於待發展的狀況，但是以華為為代表的晶元設計上有很大的領先地位，華為設計的海思晶元處於行業的領先地位。取得了很大的進步。

同時國家也是設立集成電路相關的大學，培養專業的人才，為我國集成電路的發展帶來了很多人才的作用。

雖然我們的晶元已經取得了很大的進步，在一些方面已經處於領先的地位，但是我們還是有我們的不足，比如在製造上，與一些領先國家還是有很大的差距，我們對我們的晶元的技術不可盲目自大，但是也不可妄自菲薄。

我們要做的更多的是研究技術，實現技術的突破。這才是最重要的。晶元的自給自足對我們這么一個製造業大國來說也是非常的重要的。

作為新時代的年輕人，我們更應該積極學習科學文化知識，補充自己的專業知識，投身國家的建設，這也是我們這一代年輕人應該做的。

不僅是硬體方面，我們也是積極推動軟體的設計，比如華為研發的新系統等，都是非常的不錯，作為國家的一部分，我們應該支持我們自己的技術，相信我們的技術，相信我們的技術會實現突破。

『伍』 請問集成電路的工作原理

您好
集成電路（integrated
circuit）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體專管、屬二極體、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗和高可靠性方面邁進了一大步。它在電路中用字母「IC」表示。集成電路發明者為傑克·基爾比（基於硅的集成電路）和羅伯特·諾伊思（基於鍺的集成電路）。當今半導體工業大多數應用的是基於硅的集成電路。
請參考資料：
集成電路_網路
http://ke..com/view/1355.htm

『陸』 集成電路的發展趨勢如何微電子技術為達到極限嗎

虵有一篇論文，你可以看看，對提高姿勢水平很有幫助

『柒』 無需EUV光刻機！華為自研新技術晶元，這一次，誰也攔不住

EUV光刻機到底有多珍貴？要知道，全世界能夠製造出EUV光刻機的企業非常少，滿打滿算也才七家，可是如果說是真正掌握這個技術的，只有ASML這一家企業。

一台高端的EUV光刻機的價錢更是離譜，高達1.2億美金。

擁有著這樣高價的它，卻是製作集成電路的主要機器之一，特別是它有著幾乎完美的精密機械製作工藝。

擁有一台非常高端的EUV光刻機，絕對是華為夢寐以求的事情，華為並沒有這樣的技術。

這大大限制了華為的晶元發展， 沒有光刻機啊，高端的晶元怎麼製作？這個難題但凡放在任何企業手上，企業的老闆都要頭疼老半天。

但是任正非沒有。

華為近年來的聲名鵲起，其中很大一部分的原因離不開任正非的正確領導。

而華為面對沒有高端EUV光刻機這樣的困局， 任正非選擇了一條與眾不同的道路。

就在任正非下達了這個命令之後，華為的新技術晶元研究，開始走上正軌。這一次，華為出了狠招。

華為前段時間曾經研究出了一種「光計算晶元」，什麼是光計算晶元呢？其實它依靠的就是材料中一些物理特性來完成的一些運算過程。

光計算晶元和普通的微電子晶元最大的差別就在於在光學器材的物理特性幫助下，計算速度會加快很多。

一般的微電子晶元都是由晶體管組成的，一些信號都需要通過導體才能繼續傳遞。 可是華為的光信號晶元卻不太一樣。

在華為的光信號晶元裡面，信號可以通過光線進行傳播，如果光信號晶元繼續發展下去，也許就能夠取代EUV光刻機在晶元製作中舉足輕重的地位。

光信號晶元的產生對於華為當前的局勢來說，一定是振奮人心的存在。

相比較普通的微電子晶元來說，微電子晶元的速率一般只能夠達到3.5GHz，但是光信號晶元如果繼續往後面發展，很可能達到300GHz，甚至是3000GHz， 光信號晶元有著巨大的潛力。

這幾乎是全新的領域，華為此時已經率先踏足。此時的華為就好像當時登上了美洲大陸的哥倫布，華為放眼望去，遍地都是資源和寶藏。

美國矽谷對華為的發展有著大量的扼制工作，他們拒絕向華為提供半導體，讓整個世界都在鬧晶元危機。

國外的高端光刻機更是進不去中國的市場，華為的硅基電子晶元幾乎無法進入高端的領域，沒有光刻機，硅基電子晶元無法變得高精度。

而華為的這一波操作，光信號晶元的誕生，恰恰是華為對於美國政府的反擊，恰恰是華為自身的奮起！

華為在前段時間公布了光信號晶元的專利，開了這一個好頭之後，馬上又出現了新的進展。

「光計算設備和光計算方法」的專利馬上被華為公布了出來 ，就在2021年的3月15日。

「光計算設備和光計算方法」專利公布距離「光信號晶元」的專利公布時間僅僅相差了38天，僅僅一個月多。

「光計算設備和光計算」是「光信號晶元」的技術進階版，華為拿出了一種計算速率很高的光伊信機，通過一定的連接方式和連接設備，提供計算。

原先，在「光信號晶元」提出之後，華為原先只是擁有一種設想，這種晶元才剛剛出現，功能也只是相對簡單。

和當下先進的微電子晶元相比，華為前段時間拿出來的「光信號晶元」還存在著非常大的差距，也根本滿足不了大量的配置要求。

說直白一點，華為提出來的「光信號晶元」，幾乎只是一個空殼子，沒有任何數據支撐，沒有任何功能顯示。

唯一的好處就在於，在電子晶元高速發展的今天，華為走出了第三條路。

原先，想要讓電子晶元變得更加先進，一是要有更加精密，更加高端的光刻機出現，讓光刻機來完成讓電子晶元更加精密精細的工作。二十讓碳基材料在一定程度上頂替硅基材料。

這兩者需要的技術含量非常高， 特別是現在華為面臨著美國矽谷的全面封殺，想要繼續走這兩條常規的路，一定會面臨更大的挑戰。

但是華為拿出了「光信號晶元」，想要讓電子晶元變得更加先進和精密的新方法就出現了，就是通過光來傳遞信號。

這就不僅僅是對於華為整個企業的貢獻了，是對整個世界的貢獻，其中的貢獻之大，這更是無法計量。

而這個技術在華為的努力發展之下，也迅速發展了起來。 「光計算設備和計算方法」的出現就是其中的一項證明。

第一自旋陣列、光反饋網路以及第二自旋陣列被華為成功利用在了裡面，也就是說，華為現在已經擁有了初步讓光信號晶元進行計算的能力。

特別是第一自旋陣列和第二自旋陣列，這兩者能夠同時處理多個信號，這兩個計算方法如果能夠運用在光信號晶元裡面，那麼光信號晶元就擁有了能夠計算多個信號，處理多個信號的能力。

這是現在的微電子高端晶元的基礎。

華為能夠走出這樣的路，矽谷方面一定是絕望的。特別是華為最近的這個專利公布， 「光計算設備和計算方法」幾乎讓華為的新技術晶元擁有了一般電子晶元的基礎。

同時，這個晶元還能運用在人工智慧方面，能夠對各種信息進行處理，如果光信號晶元的計算速度變得更高，它們幾乎可以做出任何事情的處理。一些圖像，文字，對於光信號晶元來說，都是小菜一碟。

矽谷此時才是最頭疼的人，他們之前對華為的「封殺」政策，本就是「傷敵一切，自損八百」的方式。很多矽谷的資本家因為幅度不小的虧損，心裏面已經有著不小的脾氣和埋怨了。

但是華為居然撐住了，華為沒有被矽谷這樣自殘的政策擊垮，反而走出了新的路，開始逐步提升。

試想，如果你對某一個人進行制裁，不僅沒有把它弄死，反而它出現了越來越強大的徵兆，你在感到害怕的同時，會不會感到更加的憤怒。

矽谷的拳頭好像打到了棉花上面，沒有起到多少效果。

說來還真是可笑，此時的矽谷也許正在摩拳擦掌，准備對華為展開新的制裁，准備想出新的方法。

可是華為自己研究出來的東西，放在自己的手裡面，他們幾乎沒有任何方法能夠對華為造成傷害。

這樣的無力，非常像當時華為在推行5G時，美國矽谷的無力。

華為面對如此的強敵，依舊堅挺了下來，他們身上的那種生機來自於他們的精神。而這一份生機和精神也造就了光信號晶元的產生，造就了光信號晶元技術水平不斷發展的產生。接下來的華為會怎麼樣，接下來的光信號晶元會怎麼樣？請讓我們拭目以待，但我相信，華為是勢必不會被擊倒的，誰都攔不住這樣騰飛的巨龍。

『捌』 最新晶元技術多少n米

截止至2019年中芯國際在2019年第二季度財報會上正式宣布，14nm進入客戶風險量產，有望在今年底為公司帶來一定比例的營收，同時第二代FinFET N+1技術平台也已開始進入客戶導入。
中國作為晶元行業的後來者，一直在努力追趕行業最先進的製程工藝。如今14納米工藝終於迎來量產，使得中國大陸的集成電路製造技術水平與行業龍頭台積電的距離又拉近了一步，也進一步奠定了中芯國際在大陸晶圓代工領域的龍頭地位。
從製造技術來看，製造技術方面，台積電2018年已經量產7nm工藝，2020年則會轉向5nm節點。三星7nm EUV工藝預計2020年1月份量產，5nm 預計2021年量產。英特爾的10nm(對標台積電的7nm)一再延遲，而聯電與格芯相繼宣布暫時擱置7nm製程研發，目前最先進工藝均為14nm。

『玖』 集成電路製造工藝有哪些新的技術與進展

目 前 在 使 電 子 元 件 向 著 微 小 型 化 、 低 功 耗 、 智 能 化 和 高 可 靠 性 方 面 邁 進 了 一 大 步 。版 佛 山 芯 珠 微 電權 子 公 司 主 打 產 品 D V - L i n k ( D i g i t a l V i d e o L i n k ) 芯 片 、 加 密 芯 片 。