單解碼電路

❶ 為什麼叫TTL電路

TTL是由晶體管構成的邏輯電路，這里所謂的TTL信號是一個電平標准。由於器件的電壓不同，TTL電路和CMOS電路定義的高低電平電壓以及電流不一樣。

所謂的需要加TTL信號就是可以以TTL標準的高或低電平信號來觸發它。

從網路：

TTL電路是晶體管-晶體管邏輯電路的英文縮寫（Transister-Transister-Logic），是數字集成電路的一大門類。它採用雙極型工藝製造，具有高速度和品種多等特點。從六十年代開發成功第一代產品以來現有以下幾代產品。

第一代TTL包括SN54/74系列，（其中54系列工作溫度為-55℃～+125℃，74系列工作溫度為0℃～+75℃)，低功耗系列簡稱lttl，高速系列簡稱HTTL。

第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL）。

第三代為採用等平面工藝製造的先進的STTL(ASTTL)和先進的低功耗STTL（ALSTTL）。由於LSTTL和ALSTTL的電路延時功耗積較小，STTL和ASTTL速度很快，因此獲得了廣泛的應用。

各類TTL門電路的基本性能：

電路類型TTL數字集成電路約有400多個品種，大致可以分為以下幾類：

門電路

解碼器/驅動器

觸發器

計數器

移位寄存器

單穩、雙穩電路和多諧振盪器

加法器、乘法器

奇偶校驗器

碼制轉換器

線驅動器/線接收器

多路開關

存儲器

特性曲線電壓傳輸特性

TTL與非門電壓傳輸特性LSTTL與非門電壓傳輸特性

瞬態特性由於寄生電容和晶體管載流子的存儲效應的存在，輸入和輸出波形如右。存在四個時間常數td,tf,ts和tr。

延遲時間td

下降時間tf

存儲時間ts

上升時間tr

基本單元「與非門」常用電路形式

四管單元五管單元六管單元

主要封裝形式

雙列直插

扁平封裝

TTL反相器工作原理，請參照《數字電子技術基礎》第四版高等教育出版社，清華大學電子教研室閻石主編的P53頁電路圖

1、當Vi=Ve1=0.2v時T1導通，這時Vb1被鉗制到0.2+0.7=0.9v，由於T1導通，故Vb2=Ve1=Vi=0.2v,由於Vb2<0.7v，所以T2截止,T3導通，T4截止，Vo輸出為高電平。

2、當Vi=Ve1=3.6v時T1也導通，這時Vb1被臨時鉗制到3.6v+0.7=4.3v，由於T1導通，故Vb2=Ve1=Vi=3.6v,由於Vb2>0.7v，所以T2導通，側Ve2=Vb4=3.6v-0.7v=2.9v,Vb4>0.7v,所以T4導通，由於T2的導通導致T3的基極Vb3被鉗制到0V，所以T3截止；所以Vo輸出為低電平。另外由於T4的導通，並且發射極接地，反過來有影響到T4的基極被鉗制到Vb4=0v+0.7v=0.7v,同樣T2導通所以T2的基極Vb2=Vb4+0.7v=1.4v,再同樣T1導通Ve1=vb2=1.4v,Vb1=Ve1+0.7v=2.1v。

❷ 解碼器的工作原理

工作原理
解碼器是一種具有「翻譯」功能的邏輯電路，這種電路能將輸入二進制代碼的各種狀態，按照其原意翻譯成對應的輸出信號。有一些解碼器設有一個和多個使能控制輸入端，又成為片選端，用來控制允許解碼或禁止解碼。
在圖1中，74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。
圖2時檢測74ls138解碼器時間波形的電路，使用的虛擬儀器為數字信號發生器和邏輯分析儀。數字信號發生器在一個周期內按順序送出兩組000—111的方波信號。
圖3表明如何將兩片3線—8線解碼器連接成4線—16線解碼器。其中第二片74138的使能端G1和第一片的使能端G2A接成D輸入端。當D=0時，第一片74138工作，對0000—0111的輸入信號進行解碼輸出。當D=1時，第二片74138工作，對1000—1111的輸入信號進行解碼輸出。
在圖4中 ，7442為二—十進制解碼器，具有4個輸入端和10個輸出端。輸入信號採用8421BCD碼，二進制數0000—1001與十進制數0—9對應。當輸入超過這個范圍是無效，10個輸出端均為高電平。7442電路沒有使能端，因此只要輸入在規定范圍內，就會有一個輸出端為低電平。
圖5位BCD—七段顯示解碼器電路，LED數碼管將顯示與BCD碼對應的十進制數0—9。因為顯示解碼器電路輸出高電平，所以應該採用共陰極LED數碼管。
編碼與解碼的過程剛好相反。通過編碼器可對一個有效輸入信號生成一組二進制代碼。有的編碼器設有使能端，用來控制允許編碼或禁止編碼。
優先編碼器的功能是允許同時在幾個輸入端有輸入信號，編碼器按輸入信號排定的優先順序，只對同時輸入的幾個信號中優先權最高的一個進行編碼。在圖6中，74147為BCD優先編碼器，輸入和輸出都是低電平有效。為了取得有效輸出高電平，可在每個輸出端連接一個反相器。7417隻有1—9各輸入端，0輸入端不接入電路。這是因為7417約定，當無有效輸入時，輸出0的BCD代碼0000。
圖7是一個檢測優先編碼/解碼功能的邏輯電路，對每一個接地的邏輯開關，數碼管都會顯示一個相應的十進制數。在輸入端的8個邏輯開關中，代號為[7]的優先順序別最高，代號為[0]的優先順序別最低。