智能儀表電路

A. 智能數字顯示儀表無報警了怎麼辦

在確定儀表在報警區間,報警連線接觸良好的前提下,斷電再上電同時哪談聽儀表內部有沒有繼電器吸上的聲音(也可以通過看儀表的輸出指示燈,如果輸出指示電路沒壞的話),一般情況報警輸出都是通過繼電器輸出的,如果有聲碧歷音的話,則大多是繼電器輸出觸點悔緩搜壞了,少數由於輸出電流過大燒掉了輸出引線.如果沒有聲音,用萬用表低阻檔量一下繼電器線圈,看有沒有壞,沒壞的話,則是單片機控制過來的線路有問題,這個比較麻煩,多數是繼電器線圈驅動三極體壞了.

B. 高分求課程設計，《智能單片機儀表放大電路設計》

這是我的大學畢業設計，就是你想要的！

希望對你有所幫助，不了解的地方可以問我；我這還有三個圖傳不上去！有需要可以加我QQ391783752發給你！

•

摘要：儀表放大器電路以其高輸入阻抗、高共模抑制比、低漂移等特點在感測器輸出的小信號放大領域得到了廣泛的應用。在闡述儀表放大器電路結構、原理的基礎上，基於不同電子元器件設計了四種儀表放大器電路實現方案。通過模擬與實際電路性能指標的測試、分析、比較，總結出各種電路方案的特點，為電路設計初學者提供一定的參考借鑒。

0引言

智能儀表儀器通過感測器輸入的信號，一般都具有「小」信號的特徵：信號幅度很小(毫伏甚至微伏量級)，且常常伴隨有較大的雜訊。對於這樣的信號，電路處理的第一步通常是採用儀表放大器先將小信號放大。放大的最主要目的不是增益，而是提高電路的信噪比；同時儀表放大器電路能夠分辨的輸入信號越小越好，動態范圍越寬越好。儀表放大器電路性能的優劣直接影響到智能儀表儀器能夠檢測的輸入信號范圍。本文從儀表放大器電路的結構、原理出發，設計出四種儀表放大器電路實現方案，通過分析、比較，給出每一種電路方案的特點，為電路設計愛好者、學生進行電子電路實驗提供一定的參考。

1儀表放大器電路的構成及原理

儀表放大器電路的典型結構如圖1所示。它主要由兩級差分放大器電路構成。其中，運放A1，A2為同相差分輸入方式，同相輸入可以大幅度提高電路的輸入阻抗，減小電路對微弱輸入信號的衰減；差分輸入可以使電路只對差模信號放大，而對共模輸入信號只起跟隨作用，使得送到後級的差模信號與共模信號的幅值之比(即共模抑制比CMRR)得到提高。這樣在以運放A3為核心部件組成的差分放大電路中，在CMRR要求不變情況下，可明顯降低對電阻R3和R4，Rf和R5的精度匹配要求，從而使儀表放大器電路比簡單的差分放大電路具有更好的共模抑制能力。在R1=R2，R3=R4，Rf=R5的條件下，圖1電路的增益為：G=(1+2R1／Rg)(Rf／R3)。由公式可見，電路增益的調節可以通過改變Rg阻值實現。

2儀表放大器電路設計

2．1儀表放大器電路實現方案

目前，儀表放大器電路的實現方法主要分為兩大類：第一類由分立元件組合而成；另一類由單片集成晶元直接實現。根據現有元器件，文中分別以單運放LM741和OP07，集成四運放LM324和單片集成晶元AD620為核心，設計出四種儀表放大器電路方案。

方案1由3個通用型運放LM741組成三運放儀表放大器電路形式，輔以相關的電阻外圍電路，加上A1，A2同相輸入端的橋式信號輸入電路，如圖2所示。

圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。方案2由3個精密運放OP07組成，電路結構與原理和圖2相同(用3個OP07分別代替圖2中的A1～A3)。

方案3以一個四運放集成電路LM324為核心實現，如圖3所示。它的特點是將4個功能獨立的運放集成在同一個集成晶元里，這樣可以大大減少各運放由於製造工藝不同帶來的器件性能差異；採用統一的電源，有利於電源雜訊的降低和電路性能指標的提高，且電路的基本工作原理不變。方案4由一個單片集成晶元A13620實現，如圖4所示。它的特點是電路結構簡單：一個AD620，一個增益設置電阻Rg，外加工作電源就可以使電路工作，因此設計效率最高。圖4中電路增益計算公式為：G=49．4K／Rg+1。

2．2性能測試與分析

實現儀表放大器電路的四種方案中，都採用4個電阻組成電橋電路的形式，將雙端差分輸入變為單端的信號源輸入。性能測試主要是從信號源Vs的最大輸入和Vs最小輸入、電路的最大增益及共模抑制比幾方面進行模擬和實際電路性能測試。測試數據分別見表1和表2。其中，Vs最大(小)輸入是指在給定測試條件下，使電路輸出不失真時的信號源最大(小)輸入；最大增益是指在給定測試條件下，使輸出不失真時可以實現的電路最大增益值。共模抑制比由公式KCMRR=20|g|AVd／AVC|(dB)計算得出。

•

說明：

(1)f為Vs輸入信號的頻率；

(2)表格中的電壓測量數據全部以峰峰值表示；

(3)由於模擬器件原因，實驗中用Multisim對方案3的模擬失效，表1中用「-」表示失效數據；

(4)表格中的方案1～4依次分別表示以LM741，OP07，LM324和AD620為核心組成的儀表放大器電路。

由表1和表2可見，模擬性能明顯優於實際測試性能。這是因為模擬電路的性能基本上是由模擬器件的性能和電路的結構形式確定的，沒有外界干擾因素，為理想條件下的測試；而實際測試電路由於受環境干擾因素(如環境溫度、空間電磁干擾等)、人為操作因素、實際測試儀器精確度、准確度和量程范圍等的限制，使測試條件不夠理想，測量結果具有一定的誤差。在實際電路設計過程中，模擬與實際測試各有所長。一般先通過模擬測試，初步確定電路的結構及器件參數，再通過實際電路測試，改進其具體性能指標及參數設置。這樣，在保證電路功能、性能的前提下，大大提高電路設計的效率。

由表2的實測數據可以看出：方案2在信號輸入范圍(即Vs的最大、最小輸入)、電路增益、共模抑制比等方面的性能表現為最優。在價格方面，它比方案1和方案3的成本高一點，但比方案4便宜很多。因此，在四種方案中，方案2的性價比最高。方案4除最大增益相對小點，其他性能僅次於方案2，具有電路簡單，性能優越，節省設計空間等優點。成本高是方案4的最大缺點。方案1和方案3在性能上的差異不大，方案3略優於方案1，且它們同時具有絕對的價格優勢，但性能上不如方案2和方案4好。

綜合以上分析，方案2和方案4適用於對儀表放大器電路有較高性能要求的場合，方案2性價比最高，方案4簡單、高效，但成本高。方案1和方案3適用於性能要求不高且需要節約成本的場合。針對具體的電路設計要求，選取不同的方案，以達到最優的資源利用。電路的設計方案確定以後，在具體的電路設計過程中，要注意以下幾個方面：

(1)注意關鍵元器件的選取，比如對圖2所示電路，要注意使運放A1，A2的特性盡可能一致；選用電阻時，應該使用低溫度系數的電阻，以獲得盡可能低的漂移；對R3，R4，R5和R6的選擇應盡可能匹配。

(2)要注意在電路中增加各種抗干擾措施，比如在電源的引入端增加電源退耦電容，在信號輸入端增加RC低通濾波或在運放A1，A2的反饋迴路增加高頻消噪電容，在PCB設計中精心布局合理布線，正確處理地線等，以提高電路的抗干擾能力，最大限度地發揮電路的性能。

3結語

在具體討論儀表放大器電路結構、原理的基礎上，設計了四種儀表放大器電路。通過模擬與實際性能測試，分析、總結出四種方案的特點，為儀表放大器電路的設計者提供一定的思路借鑒