74電路圖

Ⅰ 用74LS160的數字鍾電路圖

用74LS160的數字鍾電路圖如下：

用電路元件符號表示電路連接的圖，叫電路圖。電路圖是人們為回研究、工答程規劃的需要，用物理電學標准化的符號繪制的一種表示各元器件組成及器件關系的原理布局圖。由電路圖可以得知組件間的工作原理，為分析性能、安裝電子、電器產品提供規劃方案。

在設計電路中，工程師可從容在紙上或電腦上進行，確認完善後再進行實際安裝。通過調試改進、修復錯誤、直至成功。採用電路模擬軟體進行電路輔助設計、虛擬的電路實驗，可提高工程師工作效率、節約學習時間，使實物圖更直觀。

Ⅱ 如何用74LS161來實現7進制的計數器電路圖

1、首先找到一塊74LS195晶元，將其J、K輸入端連接到一起，將R、LOAD端連接高電平，將CP端連接脈沖信號，再將輸出端從左到右、從上到下編號為Q0、Q1、Q2、Q3，如圖所示。

(2)74電路圖擴展閱讀

一個 16 進制計數器，最大計數值是 1111 ，相當於十進制數 15 。需要計數的脈沖加到最低位觸發器的 CP 端上，所有的 J 、 K 端都接高電平 1 ，各觸發器 Q 端接到相鄰高一位觸發器的 CP 端上。 J—K 觸發器的特性表告訴我們：當 J=1 、 K=1 時來一個 CP ，觸發器便翻轉一次。

在全部清零後，第 1 個 CP 後沿，觸發器 C0 翻轉成 Q0=1 ，其餘 3 個觸發器仍保持 0 態，整個計數器的狀態是 0001 。

第 2 個 CP 後沿，觸發器 C0 又翻轉成「 Q0=0 ， C1 翻轉成 Q1=1 ，計數器成 0010 。到第 15 個 CP 後沿，計數器成 1111 。可見這個計數器確實能對 CP 脈沖計數。

Ⅲ 求用74LS74設計的二分頻，四分頻電路圖

CLK腳接輸入信號，Q非（即Q上有一橫杠的腳）接D腳，Q或Q非作輸出，這是二分頻電路，像這樣只用單級（一個D觸發器）就是二分頻，如果用兩級就是四分頻，用三級就是八分頻。

分頻： 1，2，3，4，5，6為一組，8，9，10，11，12，13為一組 如果要得到二分頻，原時鍾需接3端或11端，5端或9端為變換後的時鍾輸出端。如果要得到四分頻，原時鍾需接3端並且5端接11端，9端為四分頻輸出端；或者是原時鍾接11端。

(3)74電路圖擴展閱讀：

最簡單的分頻就是二分頻，將聲音分為高頻和低頻，分頻點需要高於低音喇叭上限頻率的1/2，低於高音喇叭下限頻率的2倍，一般的分頻點在2K到5K之間。但是這樣分頻對低音照顧仍然不夠完善，因為低音為了獲得更好效果，往往需要單獨處理，並且揚聲器的切割失真對低音的影響也最大，因此近些年三分頻逐漸流行起來。

三分頻是將聲音分為低音、中音和高音，有兩個分頻點，低音分頻點一般在200Hz以下，或者120Hz，甚至更低，高音分頻點一般為2000Hz－6000Hz。此外也有少量的四分頻或者多分頻系統。顯然更多分頻數理論上更有利於聲音的還原，但過多的分頻點會造成整體成本上升，並且實際效果提升有限，因此常見的分頻數仍然是二分頻和三分頻。

Ⅳ 採用雙D觸發器74LS74模擬乒乓球練習電路圖

由雙D觸發器模擬來乒乓球練源習電路圖如下所示：

由基本的RS觸發器構成控制電路，分別控制兩個D觸發器的輸入端，觸發器的CP脈沖由連續脈沖電源提供，甲乙分別操作RS觸發器的輸入端，使其輸出「0」和「1」,並使D1=0，D2=1，在連續CP脈沖作用下，使Q1=0，Q2=1，如此往復，模擬乒乓球往返運動。

Ⅳ 急求用74LS192晶元構成30秒倒計時電路圖，數電實踐課用，我不會啊，給個電路圖，謝謝！

計數器的電路連接如下圖所示

採用74LS192晶元作為計數器，74LS192是同步的加減計數器，其具有清除和置數的功能。電路中選擇兩片74LS192作為分別作為30的十位和個位。

將作為十位的計數器輸入端置為0011而將個位的輸入端置為0000。將兩片74LS192的置數端連出來與開關B相連，開關B控制置數端與高電平還是低電平，從而實現當30倒計時到00時，通過手動操作開關B而可以重新開始倒計時。

(5)74電路圖擴展閱讀：

電路連接的方法為：

1、連接電路前，先要畫好電路圖。

2、把電路元件按電路圖相應的位置擺好。

3、電路的連接要按照一定的順序進行。

4、連接並聯電路時，可按「先干後支」的順序進行，即先連好乾路，再接好各支路，然後把各支路並列到電路共同的兩個端點上，或按「先支後干」的順序連接。

Ⅵ 74ls163構成15進制電路圖

74ls163是十六進制的計數器，只要去掉最大數1111，新的最大數是1110，即是14，十六進制回數是E。可以採用反答饋清0法實現。

邏輯圖，即模擬圖如下，數碼管，你可以不用畫，這是用來顯示模擬效果的。這是計數到最大數E時的截圖。

Ⅶ 74ls161做成24進制計數器接線圖電路圖！！急

電路圖：

清零端CR=「0」，計數器輸出Q3、Q2、Q1、Q0立即為全「0」，這個時候為非同步復位功能。當CR=「1」且LD=「0」時，在CP信號上升沿作用後，74LS161輸出端Q3、Q2、Q1、Q0的狀態分別與並行數據輸入端D3，D2，D1，D0的狀態一樣，為同步置數功能。

而只有當CR=LD=EP=ET=「1」、CP脈沖上升沿作用後，計數器加1。74LS161還有一個進位輸出端CO，其邏輯關系是CO= Q0·Q1·Q2·Q3·CET。合理應用計數器的清零功能和置數功能，一片74LS161可以組成16進制以下的任意進制分頻器。

(7)74電路圖擴展閱讀：

74ls161是非同步置數同步清零十六進制計數器,構成24進制計數器有兩種方法：

1、非同步置數法.因為是非同步,所以不用等待時鍾信號就可以直接置數,構成24進制計數器的話,需要兩塊晶元級聯,第一塊計數16次後進位一次,然後第二片計數1次,當第一片計數8次與第二片計數1次後就是計數24次,此時通過門電路譯出置數信號給置數端就行.

2、同步清零法.原理同置數法,只是它是同步清零,需要等待時鍾信號一起作用來清零,所以在第一片計數7次與第二片計數1次後就是23次計數,此時譯出清零信號,然後再等待一個時鍾信號,此時計數24次,又剛好完成清零。

Ⅷ 74LS175的工作原理和電路圖，使用時該怎麼接

一、74LS175的工作原理：

74LS175為4D觸發器。1腳為0時，所有Q輸出為0，Q非輸出為1；9腳位時鍾輸入端，9腳上升沿將回相應的答觸發器D的電平，鎖存入D觸發器。

電路通電後，按下復位按鍵S，1Q、Q2、Q三、Q4輸出高電平。電路進入籌辦狀態。

二、電路圖：

因為74LS175是下降沿觸發的，故按下除復位之外的不論什麼的按鍵都將不會發生電路狀態的變化，即輸入被鎖定。達到了既定的功能方針。

(8)74電路圖擴展閱讀：

D觸發器（data flip-flop或delay flip-flop）由4個與非門組成，其中G1和G2構成基本RS觸發器。

電平觸發的主從觸發器工作時，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現干擾信號，那麼就有可能使觸發器的狀態出錯。

而邊沿觸發器允許在CP觸發沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。

邊沿D觸發器也稱為維持-阻塞邊沿D觸發器。邊沿D觸發器可由兩個D觸發器串聯而成，但第一個D觸發器的CP需要用非門反向。

Ⅸ 74LS08,74LS02,74LS20,74LS54晶元的邏輯電路圖及其功能是什麼

74LS08---四個二輸入與門。

74LS02---四個二輸入或非門。

74LS20---兩個四輸入與非門。

74LS54---2-3-3-2輸入與或非門。

Ⅹ CD4060和74HC240電路圖，簡述整個電路的作用和工作原理

74HC240電路的1Y2輸出高電平，繼電器釋放，觸點斷開，沒信號輸出；當松開S1後，1Y2輸出低電平，繼電器吸合，觸點閉合，由CD4060產生的定時方波信號，得以輸出。

工作原理：

1）排阻在此稱謂上拉電阻，而輸出信號狀態，仍然是由CD4060的輸出端確定；

2）圖中K1應該是繼電器線包，3引腳端接電源，是高電平，1引腳端接1Y2，只有1Y2為低電平時，線包才有電壓差，才有電流流經，所以繼電器吸合。

拓展介紹：

用電路元件符號表示電路連接的圖，叫電路圖。電路圖是人們為研究、工程規劃的需要，用物理電學標准化的符號繪制的一種表示各元器件組成及器件關系的原理布局圖。由電路圖可以得知組件間的工作原理，為分析性能、安裝電子、電器產品提供規劃方案。在設計電路中，工程師可從容在紙上或電腦上進行，確認完善後再進行實際安裝。通過調試改進、修復錯誤、直至成功。採用電路模擬軟體進行電路輔助設計、虛擬的電路實驗，可提高工程師工作效率、節約學習時間，使實物圖更直觀。