陣列式電路

Ⅰ 手機電路中的數字集成電路有哪些

一.、穩壓塊

穩壓塊主要用於手機的各種供電電路，為手機正常工作提供穩定的、大小合適的電壓。應用較多的主要有5腳和6腳穩壓塊。愛立信T18、T28，三星A188等手機較多地使用了這種穩壓塊。

二、集成電路

集成電路用字母IC表示，它是英文IntegratedCircuit的縮寫。手機電路中使用的集成電路多種多樣，有電源IC、CPU、中頻IC、鎖相環IC等o

IC的封裝形式多種多樣，用得較多的集成電路表面安裝的封裝有：小外型封裝、四方扁平封裝和柵格陣列引腳封裝等。
1、外型封裝

小外型封裝又稱SOP封裝，其引腳數目在28之下，引腳分布在兩邊，手機電路中的碼片、字型檔、電子開關、頻率合成器、功放等集成電路常採用這種SOP封裝。
2.四方扁平封裝

四方扁平封裝適用於高頻電路和引腳較多的模塊，簡單QFP封裝，四邊都有引腳，其引腳數目一般為20以上。如許多中頻模塊、數據處理器、音頻模塊、微處理器、電源模塊等都採用QFP封裝。

判斷管腳的方法是：IC的一角有一個黑點標記的，按逆時針方向數。若IC上沒有標記點，將IC上的文字的方向放正，從左下角開始逆時針方向數。

3.柵格陣列引腳封裝。

柵格陣列引腳封裝又稱BGA封裝，是一個多層的晶元載體封裝，這類封裝的引腳在集成電路的「肚皮」底部，引線是以陣列的形式排列的，所以引腳的數目遠遠超過引腳分布在封裝外圍的封裝。利用陣列式封裝，可以省去電路板多達70％的位置。BGA封裝充分利用封裝的整個底部來與電路板互連，而且用的不是引腳而是焊錫球，因此還縮短了互連的距離，因此，BGA集成電路在目前手機電路中得到了廣泛的應用。

Ⅱ AD和DA的工作原理是什麼作用是什麼謝謝！

一、A/D轉換器的工作原理：

主要介紹以下三種方法：逐次逼近法、雙積分法、電壓頻率轉換法

1、逐次逼近法

逐次逼近式A/D是比較常見的一種A/D轉換電路，轉換的時間為微秒級。採用逐次逼近法的A/D轉換器是由一個比較器、D/A轉換器、緩沖寄存器及控制邏輯電路組成。基本原理是從高位到低位逐位試探比較，好像用天平稱物體，從重到輕逐級增減砝碼進行試探。

逐次逼近法的轉換過程是：

初始化時將逐次逼近寄存器各位清零；轉換開始時，先將逐次逼近寄存器最高位置1，送入D/A轉換器，經D/A轉換後生成的模擬量送入比較器，稱為 Vo，與送入比較器的待轉換的模擬量Vi進行比較，若Vo<Vi，該位1被保留，否則被清除。

然後再置逐次逼近寄存器次高位為1，將寄存器中新的數字量送D/A轉換器，輸出的 Vo再與Vi比較，若Vo<Vi，該位1被保留，否則被清除。

重復此過程，直至逼近寄存器最低位。轉換結束後，將逐次逼近寄存器中的數字量送入緩沖寄存器，得到數字量的輸出。逐次逼近的操作過程是在一個控制電路的控制下進行的。

2、雙積分法

採用雙積分法的A/D轉換器由電子開關、積分器、比較器和控制邏輯等部件組成。如圖所示。基本原理是將輸入電壓變換成與其平均值成正比的時間間隔，再把此時間間隔轉換成數字量，屬於間接轉換。

積分法A/D轉換的過程是：

先將開關接通待轉換的模擬量Vi，Vi采樣輸入到積分器，積分器從零開始進行固定時間T的正向積分，時間T到後，開關再接通與Vi極性相反的基準電壓VREF，將VREF輸入到積分器，進行反向積分，直到輸出為0V時停止積分。

Vi越大，積分器輸出電壓越大，反向積分時間也越長。計數器在反向積分時間內所計的數值，就是輸入模擬電壓Vi所對應的數字量，實現了A/D轉換。

3、電壓頻率轉換法

採用電壓頻率轉換法的A/D轉換器，由計數器、控制門及一個具有恆定時間的時鍾門控制信號組成，它的工作原理是V/F轉換電路把輸入的模擬電壓轉換成與模擬電壓成正比的脈沖信號。

電壓頻率轉換法的工作過程是：當模擬電壓Vi加到V/F的輸入端，便產生頻率F與Vi成正比的脈沖，在一定的時間內對該脈沖信號計數，時間到，統計到計數器的計數值正比於輸入電壓Vi，從而完成A/D轉換。

二、A/D轉換的作用

將時間連續、幅值也連續的模擬量轉換為時間離散、幅值也離散的數字信號，因此，A/D轉換一般要經過取樣、保持、量化及編碼4個過程。

在實際電路中，這些過程有的是合並進行的，例如，取樣和保持，量化和編碼往往都是在轉換過程中同時實現的。

三、D/A轉換器轉換原理

D/A轉換器數字量是用代碼按數位組合起來表示的，對於有權碼，每位代碼都有一定的位權。為了將數字量轉換成模擬量，必須將每1位的代碼按其位權的大小轉換成相應的模擬量，

然後將這些模擬量相加，即可得到與數字量成正比的總模擬量，從而實現了數字—模擬轉換。這就是組成D/A轉換器的基本指導思想。

D/A轉換器由數碼寄存器、模擬電子開關電路、解碼網路、求和電路及基準電壓幾部分組成。數字量以串列或並行方式輸入、存儲於數碼寄存器中，數字寄存器輸出的各位數碼，

分別控制對應位的模擬電子開關，使數碼為1的位在位權網路上產生與其權值成正比的電流值，再由求和電路將各種權值相加，即得到數字量對應的模擬量。

四、D/A轉換器的作用

D/A轉換器基本上由4個部分組成，即權電阻網路、運算放大器、基準電源和模擬開關。模數轉換器中一般都要用到數模轉換器，模數轉換器即A/D轉換器，簡稱ADC，它是把連續的模擬信號轉變為離散的數字信號的器件。

(2)陣列式電路擴展閱讀：

D/A轉換器構成和特點：

DAC主要由數字寄存器、模擬電子開關、位權網路、求和運算放大器和基準電壓源（或恆流源）組成。

用存於數字寄存器的數字量的各位數碼，分別控制對應位的模擬電子開關，使數碼為1的位在位權網路上產生與其位權成正比的電流值，再由運算放大器對各電流值求和，並轉換成電壓值。

根據位權網路的不同，可以構成不同類型的DAC，如權電阻網路DAC、R–2R倒T形電阻網路DAC和單值電流型網路DAC等。權電阻網路DAC的轉換精度取決於基準電壓VREF，以及模擬電子開關、運算放大器和各權電阻值的精度。

它的缺點是各權電阻的阻值都不相同，位數多時，其阻值相差甚遠，這給保證精度帶來很大困難，特別是對於集成電路的製作很不利，因此在集成的DAC中很少單獨使用該電路。

它由若干個相同的R、2R網路節組成，每節對應於一個輸入位。節與節之間串接成倒T形網路。R–2R倒T形電阻網路DAC是工作速度較快、應用較多的一種。和權電阻網路比較，由於它只有R、2R兩種阻值，從而克服了權電阻阻值多，且阻值差別大的缺點 。

電流型DAC則是將恆流源切換到電阻網路中，恆流源內阻極大，相當於開路，所以連同電子開關在內，對它的轉換精度影響都比較小，又因電子開關大多採用非飽和型的ECL開關電路，使這種DAC可以實現高速轉換，轉換精度較高。

參考資源來源：網路-數模轉換器

網路-模數轉換器

Ⅲ 什麼是陣列邏輯電路

數字電路分為組合邏輯電路和時序電路。時序電路一般是由組合邏輯電路和記憶元件組成的，記憶元件一般用觸發器實現，即時序電路=組合電路+觸發器。
組合電路是邏輯表達式的實現，而任意的邏輯表達式都可以用「與或式」來表示，看卡諾圖就知道了。所以任意的組合電路=用與或式表示。
所以綜上，任意的數字電路（組合、時序）都可以用與或結構和觸發器實現。

Ⅳ 常用的幾種類型的ADC基本原理及特點

1）積分型（如TLC7135）
積分型AD工作原理是將輸入電壓轉換成時間(脈沖寬度信號)或頻率(脈沖頻率)，然後由定時器/計數器獲得數字值。其優點是用簡單電路就能獲得高解析度，但缺點是由於轉換精度依賴於積分時間，因此轉換速率極低。初期的單片AD轉換器大多採用積分型，現在逐次比較型已逐步成為主流。
2）逐次比較型（如TLC0831）
逐次比較型AD由一個比較器和DA轉換器通過逐次比較邏輯構成，從MSB開始，順序地對每一位將輸入電壓與內置DA轉換器輸出進行比較，經n次比較而輸出數字值。其電路規模屬於中等。其優點是速度較高、功耗低，在低分辯率（<12位）時價格便宜，但高精度（>12位）時價格很高。
3）並行比較型/串並行比較型（如TLC5510）
並行比較型AD採用多個比較器，僅作一次比較而實行轉換，又稱FLash(快速)型。由於轉換速率極高，n位的轉換需要2n-1個比較器，因此電路規模也極大，價格也高，只適用於視頻AD轉換器等速度特別高的領域。
串並行比較型AD結構上介於並行型和逐次比較型之間，最典型的是由2個n/2位的並行型AD轉換器配合DA轉換器組成，用兩次比較實行轉換，所以稱為Half

flash(半快速)型。還有分成三步或多步實現AD轉換的叫做分級（Multistep/Subrangling）型AD，而從轉換時序角度又可稱為流水線（Pipelined）型AD，現代的分級型AD中還加入了對多次轉換結果作數字運算而修正特性等功能。這類AD速度比逐次比較型高，電路規模比並行型小。
4）Σ-Δ(Sigma?/FONT>delta)調制型（如AD7705）
Σ-Δ型AD由積分器、比較器、1位DA轉換器和數字濾波器等組成。原理上近似於積分型，將輸入電壓轉換成時間(脈沖寬度)信號，用數字濾波器處理後得到數字值。電路的數字部分基本上容易單片化，因此容易做到高解析度。主要用於音頻和測量。
5）電容陣列逐次比較型
電容陣列逐次比較型AD在內置DA轉換器中採用電容矩陣方式，也可稱為電荷再分配型。一般的電阻陣列DA轉換器中多數電阻的值必須一致，在單晶元上生成高精度的電阻並不容易。如果用電容陣列取代電阻陣列，可以用低廉成本製成高精度單片AD轉換器。最近的逐次比較型AD轉換器大多為電容陣列式的。
6）壓頻變換型（如AD650）
壓頻變換型（Voltage-Frequency
Converter）是通過間接轉換方式實現模數轉換的。其原理是首先將輸入的模擬信號轉換成頻率，然後用計數器將頻率轉換成數字量。從理論上講這種AD的解析度幾乎可以無限增加，只要采樣的時間能夠滿足輸出頻率解析度要求的累積脈沖個數的寬度。其優點是分辯率高、功耗低、價格低，但是需要外部計數電路共同完成AD轉換。

Ⅳ 可編程邏輯電路分析布局的英文名為什麼

描述
電子發燒友網核心提示：PLA，ProgrammableLogicArray的簡稱，意為可編程邏輯陣列。本文將著重介紹可編程邏輯陣列PLA的一些基本概念、類型以及基礎應用。
一.PLA的基本概念
可編程邏輯陣列原文是英文的ProgrammableLogicArray，簡稱PLA，是一種可編程邏輯裝置，它的與陣列（AND array）和或陣列（OR array）均為可編程，輸出電路為不可組態。又叫做FPLA（field-programmable logic array）。可編程邏輯陣列PLA是一種可程式化的裝置，可用來實現組合邏輯電路。PLA具有一組可程式化的AND階，AND階之後連接一組可程式化的OR階，如此可以達到：「只在合乎設定條件時才允許產生邏輯訊號輸出。」
可編程邏輯陣列（可編程邏輯控制器）PLA如此的邏輯閘布局能用來規劃大量的邏輯函式，這些邏輯函式必須先以積項（有時是多個積項）的原始形式進行齊一化。
從實現邏輯函數的角度看，對於大多數邏輯函數而言，並不需要使用全部最小項，尤其對於包含約束條件的邏輯函數，許多最小項是不可能出現的。PROM的「與」 陣列固定地產生n個輸入變數的全部最小項。因此，PROM的「與」陣列不能獲得充分利用而造成硬體浪費，使得晶元面積的利用率不高。為了克服PROM的不足，產省了一種「與」陣列和「或」陣列均可編程的邏輯器件，即可編程邏輯陣列PLA（可編程邏輯控制器件）。
二.PLA的類型
PLA可分為組合可編程邏輯陣列PLA和時序可編程邏輯陣列PLA兩種類型。
1.組合可編程邏輯陣列PLA
邏輯結構：由一個「與」陣列和一個「或」陣列構成，「與」陣列和「或」陣列都是可編程的。
在可編程邏輯陣列PLA（可編程邏輯控制器件的發展）中，n個輸入變數的「與」陣列不是產生2n個「與」項，而是有P個與門就提供P個「與」項，每個「與」項與哪些變數相關可由編程決定。「或」陣列通過編程可選擇需要的「與」項相「或」、形成「與-或」函數式。
由PLA實現的函數式是最簡「與-或」表達式。PLA的存儲容量不僅與輸入變數個數和輸出端個數有關，而且還和它的「與」項數（即與門數）有關，其存儲容量用輸入變數數（n）、與項數（p）、輸出端數（m）來表示。
2.時序可編程邏輯陣列PLA
邏輯結構：由「與」陣列、「或」陣列和一個用於存儲以前狀態的觸發器網路構成。
觸發器網路中包含若干觸發器，它們的輸入接受「或」陣列輸出及時鍾脈沖、復位信號的控制，其輸出反饋到「與」陣列，用來和現有輸入一起產生「與」項輸出。
可編程邏輯陣列設計方法是指用戶通過生產商提供的通用器件自行進行現場編程和製造，或者通過對與或矩陣進行掩膜編程，得到所需的專用集成電路。
採用可編程邏輯陣列PLA進行邏輯設計，可以十分有效地實現各種邏輯功能。相對PROM而言，PLA更靈活、更經濟、結構更簡單。用PLA設計組合邏輯電路時，一般首先將給定問題的邏輯函數按多輸出邏輯函數的化簡方法簡化成最簡「與-或」表達式，然後，根據最簡表達式中的不同「與」 項以及各函數式的「與」項之和分別構成「與」陣列和「或」陣列，並畫出陣列邏輯圖。
三.可編程邏輯陣列PLA的應用
在可編程邏輯陣列PLA的應用中，有一種是用來控制資料路徑，在指令集內事先定義好邏輯狀態，並用此來產生下一個邏輯狀態（透過條件分支）。
舉例來說，如果目前機器（指整個邏輯系統）處於二號狀態，如果接下來的執行指令中含有一個立即值（偵測到立即值的欄位）時，機器就從第二狀態轉成四號狀態，並且也可以進一步定義進入第四狀態後的接續動作。因此PLA等於扮演（晶片）系統內含的邏輯狀態圖（statediagram）角色。
除了可編程邏輯陣列PLA外，其他常用的可程式邏輯裝置還有可程式陣列邏輯（PAL）、復雜可程式邏輯裝置（CPLD）以及現場可程式邏輯閘陣列（FPGA）。
要注意的是，雖然可程式邏輯陣列一詞中帶有「可程式」一字，但不表示所有的PLA都是具有現場性的可程式化能力。事實上許多都屬遮罩性的可程式化，性質與ROM相同，必須在晶片製造廠內就執行與完成程式化設定，尤其是內嵌於電路較復雜的晶片（例如：微處理器）的PLA多屬此種程式化方式。

Ⅵ 音響裡面的混響電路是什麼原理

音響裡面的混響電路原理：

混響器將話筒主聲同步傳出，並取主聲衰減後的部分幅度， A/D轉換為數字量，延時(可調時間長度)，再取一小段，再 D/A轉換為模擬聲，再送回疊加到主聲上，主聲還要繼續循環，延時疊加。這就形成了類似現實中大堂回聲一樣的效果。

這中間有兩個可調參數，一個是疊加返回的幅度。一個是延時送回的時間長度。自然界中的混響是室內聲源停止發聲後，由於房間邊界面或其中障礙物使聲波多次反射或散射而產生聲音延續的現象。

(6)陣列式電路擴展閱讀：

音響系統大體包含：

1、聲源設備：（列如：DVD、CD、MP3、MP4、電腦、手機、麥克風等聲源輸出設備）

2、音頻信號動態處理設備（壓限器、效果器、調音台、音頻處理器、均衡器等音頻信號處理設備）

3、音頻信號放大設備（前級功率放大器、後級功率放大器、數字功率放大器等模擬功率放大器、設備）

4、聲音還原設備（全頻音箱、吸頂喇叭、音柱、線陣音箱、陣列式音箱、高音喇叭、低音炮等等）。技術的的發展歷史可以分為電子管、晶體管、集成電路、場效應管四個階段。

Ⅶ 什麼類不是常見的集成電路的封裝形式

三列直插式不是常見的集成電路的封裝形式。三列直插式不是常見的集成電路的封裝形式。雙列直插（DIP）和單列直插（SOT），陣列式就是PGA和BGA都是常見的封裝。封裝外殼有圓殼式，扁平式或雙列直插式等多種形式。

Ⅷ 小6腳晶元封裝形式

一、DIP雙列直插式

DIP(Dual Inline-pin Package)是指採用雙列直插形式封裝的集成電路晶元，絕大多數中小規模集成電路(IC)均採用這種封裝形式，其引腳數一般不超過100個。採用DIP封裝的CPU晶元有兩排引腳，需要插入到具有DIP結構的晶元插座上。當然，也可以直接插在有相同焊孔數和幾何排列的電路板上進行焊接。DIP封裝的晶元在從晶元插座上插拔時應特別小心，以免損壞引腳。

DIP雙列直插式
特點：

⒈適合在PCB(印刷電路板)上穿孔焊接，操作方便。

⒉封裝面積與晶元面積之間的比值較大，故體積也較大。

Intel系列CPU中8088就採用這種封裝形式，緩存(Cache)和早期的內存晶元也是這種封裝形式。

二、組件封裝式

PQFP(Plastic Quad Flat Package)封裝的晶元引腳之間距離很小，管腳很細，一般大規模或超大型集成電路都採用這種封裝形式，其引腳數一般在100個以上。用這種形式封裝的晶元必須採用SMD(表面安裝設備技術)將晶元與主板焊接起來。採用SMD安裝的晶元不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將晶元各腳對准相應的焊點，即可實現與主板的焊接。用這種方法焊上去的晶元，如果不用專用工具是很難拆卸下來的。PFP(Plastic Flat Package)方式封裝的晶元與PQFP方式基本相同。唯一的區別是PQFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

PQFP組件封裝式
特點：

⒈適用於SMD表面安裝技術在PCB電路板上安裝布線。

⒉適合高頻使用。⒊操作方便，可靠性高。

3.晶元面積與封裝面積之間的比值較小。

Intel系列CPU中80286、80386和某些486主板採用這種封裝形式。

三、PGA插針網格式

PGA(Pin Grid Array Package)晶元封裝形式在晶元的內外有多個方陣形的插針，每個方陣形插針沿晶元的四周間隔一定距離排列。根據引腳數目的多少，可以圍成2-5圈。安裝時，將晶元插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486晶元開始，出現一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然後將扳手壓回原處，利用插座本身的特殊結構生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU晶元只需將插座的扳手輕輕抬起，則壓力解除，CPU晶元即可輕松取出。

PGA插針網格式
特點：

⒈插拔操作更方便，可靠性高。

⒉可適應更高的頻率。

Intel系列CPU中，80486和Pentium、Pentium Pro均採用這種封裝形式。

四、BGA球柵陣列式

隨著集成電路技術的發展，對集成電路的封裝要求更加嚴格。這是因為封裝技術關繫到產品的功能性，當IC的頻率超過100MHz時，傳統封裝方式可能會產生所謂的「CrossTalk(串擾)」現象，而且當IC的管腳數大於208 Pin時，傳統的封裝方式有其困難度。因此，除使用PQFP封裝方式外，現今大多數的高腳數晶元(如圖形晶元與晶元組等)皆轉而使用BGA(Ball Grid Array Package)封裝技術。BGA一出現便成為CPU、主板上南/北橋晶元等高密度、高性能、多引腳封裝的最佳選擇。

BGA球柵陣列式
BGA封裝技術又可詳分為五大類

⒈PBGA(Plastic BGA)基板：一般為2-4層有機材料構成的多層板。Intel系列CPU中，Pentium Ⅱ、Ⅲ、Ⅳ處理器均採用這種封裝形式。

⒉CBGA(CeramicBGA)基板：即陶瓷基板，晶元與基板間的電氣連接通常採用倒裝晶元(FlipChip，簡稱FC)的安裝方式。Intel系列CPU中，Pentium I、Ⅱ、Pentium Pro處理器均採用過這種封裝形式。

⒊FCBGA(FilpChipBGA)基板：硬質多層基板。

⒋TBGA(TapeBGA)基板：基板為帶狀軟質的1-2層PCB電路板。

⒌CDPBGA(Carity Down PBGA)基板：指封裝中央有方型低陷的晶元區(又稱空腔區)。

特點：

⒈I/O引腳數雖然增多，但引腳之間的距離遠大於QFP封裝方式，提高了成品率。

⒉雖然BGA的功耗增加，但由於採用的是可控塌陷晶元法焊接，從而可以改善電熱性能。

⒊信號傳輸延遲小，適應頻率大大提高。

⒋組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經過十多年的發展已經進入實用化階段。1987年，***西鐵城(Citizen)公司開始著手研製塑封球柵面陣列封裝的晶元(即BGA)。而後，摩托羅拉、康柏等公司也隨即加入到開發BGA的行列。1993年，摩托羅拉率先將BGA應用於行動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中(即奔騰Ⅱ、奔騰Ⅲ、奔騰Ⅳ等)，以及晶元組(如i850)中開始使用BGA，這對BGA應用領域擴展發揮了推波助瀾的作用。BGA已成為極其熱門的IC封裝技術，其全球市場規模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

五、CSP晶元尺寸式

隨著全球電子產品個性化、輕巧化的需求蔚為風潮，封裝技術已進步到CSP(Chip Size Package)。它減小了晶元封裝外形的尺寸，做到裸晶元尺寸有多大，封裝尺寸就有多大。即封裝後的IC尺寸邊長不大於晶元的1.2倍，IC面積只比晶粒(Die)大不超過1.4倍。

CSP晶元尺寸式
CSP封裝又可分為四類

⒈Lead Frame Type(傳統導線架形式)，代表廠商有富士通、日立、Rohm、高士達(Goldstar)等等。

⒉Rigid Interposer Type(硬質內插板型)，代表廠商有摩托羅拉、索尼、東芝、松下等等。

⒊Flexible Interposer Type(軟質內插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也採用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。

⒋Wafer Level Package(晶圓尺寸封裝)：有別於傳統的單一晶元封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一晶元，它號稱是封裝技術的未來主流，已投入研發的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

特點：

⒈滿足了晶元I/O引腳不斷增加的需要。

⒉晶元面積與封裝面積之間的比值很小。

⒊極大地縮短延遲時間。

CSP封裝適用於腳數少的IC，如內存條和便攜電子產品。未來則將大量應用在信息家電(IA)、數字電視(DTV)、電子書(E-Book)、無線網路WLAN/GigabitEthemet、ADSL/手機晶元、藍牙(Bluetooth)等新興產品中。

六、MCM多晶元模塊式

為解決單一晶元集成度低和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的晶元，在高密度多層互聯基板上用SMD技術組成多種多樣的電子模塊系統，從而出現MCM(Multi Chip Mole)多晶元模塊系統。

MCM多晶元模塊式
特點：

⒈封裝延遲時間縮小，易於實現模塊高速化。

⒉縮小整機/模塊的封裝尺寸和重量。

⒊系統可靠性大大提高。