74138三人表決器電路圖

❶ 三人表決器的邏輯圖

三人表決器的邏輯圖如下：

這個表決器的功能是當A、B、C三人表決某個提案時，兩人或兩人以上同意，提案通過，否則提案不通過。

這個邏輯圖涉及到數字電路的與非門。與門（英語：AND gate）又稱「與電路」、邏輯「積」、邏輯「與」電路。是執行「與」運算的基本邏輯門電路。有多個輸入端，一個輸出端。當所有的輸入同時為高電平（邏輯1）時，輸出才為高電平，否則輸出為低電平（邏輯0）。

非門（英文：NOT gate）又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，是邏輯電路的基本單元。

(1)74138三人表決器電路圖擴展閱讀：

非門有一個輸入和一個輸出端。當其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出端的電平狀態總是反相的。非門的邏輯功能相當於邏輯代數中的非,電路功能相當於反相,這種運算亦稱非運算。

非門實現邏輯代數非的功能，即輸出始終和輸入保持相反。當輸入端為高電平（邏輯「1」）時，輸出端為低電平（邏輯「0」）；反之，當輸入端為低電平（邏輯「0」）時，輸出端則為高電平（邏輯「1」） 。

❷ 數字電路三人表決器設計

「三人表決器」
「三人表決器」的邏輯功能是：表決結果與多數人意見相同。
設X0、X1、X2為三個人（輸入邏輯變數），贊成為1，不贊成為0；
Y0為表決結果（輸出邏輯變數），多數贊成Y0為1，否則，Y0為0。其真值表如表1所示。
表1
「三人表決器」真值表
輸入邏輯變數
輸出邏輯變數
X0
X1
X2
Y0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
由真值表寫出邏輯表達式並化簡得：Y0=X0*X1+X0*X2+X1*X2
（1）
要實現這個邏輯功能，如果用「集成邏輯門」，則可選用三個兩輸入「與門」和一個三輸入「或門」來實現。但是，這里我們不是用「集成邏輯門」，而是用PLC「程序」來實現。
程序語句如下：
0
LD
X0
1
AND
X1
2
LD
X0
3
AND
X2
4
ORB
5
LD
X1
6
AND
X2
7
ORB
8
OUT
Y0
9
END
將這個程序語句寫入到PLC中，再進行接線：用三個開關分別控制X0、X1、X2，用一盞指示燈來顯示表決結果，並將COM1連接到24V直流電源的正極。接線完畢就可以進行演示實驗的操作了。如果贊成，則合上開關；如果不贊成，則斷開開關。指示燈的亮滅，顯示的是表決的結果。燈亮表示多數贊成，燈不亮，則表示多數不贊成。表決結果與多數人意見相同。
下面探討一下由「邏輯表達式」來編寫PLC程序的規律。一般書上用A、B、C表示輸入邏輯變數，用Y表示輸出邏輯變數。在這里為了編程的方便，我們有意把PLC的輸入繼電器（X）的觸點作為輸入邏輯變數，把輸出繼電器的線圈作為輸出邏輯變數。例如，在表達式（1）中，X0、X1、X2為三個輸入邏輯變數，代表三個人，Y0為輸出邏輯變數，代表表決結果。同時在PLC中，X0、X1、X2又是三個輸入繼電器，都是輸入繼電器的常開觸點；
Y0是一個輸出繼電器，是輸出繼電器的一個線圈。
式（1）是一個「與或式」，在第一項X0*X1中，「X0」在項首，用[LD]指令,即LD
X0，「*」是「與」邏輯，用[AND]指令，即AND
X1。第二項、第三項也是這個規律，三項相加，
「+」是「或」邏輯，用[ORB]指令，[ORB]指令是「塊或」指令。因為每一個「與項」都是兩個觸點相串聯的「串聯電路塊」，而「相加」就是作並聯連接，即「串聯電路塊」作並聯連接，所以要用「塊或」指令。Y0是輸出，用線圈輸出指令[OUT],即OUT
Y0。程序結束用
[END]指令。認真總結由「邏輯表達式」來編寫PLC程序的規律，這對於快速編程很有好處。但是，一般的初學者，往往都是由「邏輯表達式」到「梯形圖」，再到「程序語句」。為了幫助初學者，我們將這個程序的梯形圖一並給出，如下圖所示。

❸ 三人表決器，邏輯電路圖怎麼畫

三人表決器的邏輯抄電路有兩種襲，一種是必須三人都同意才通過，第2種是三人有一人同意即可通過，以第1種為例，邏輯電路的畫法步驟如下：

1、在一平面內，劃出三個單開單制的控制項開關，在上方畫出一個用電器。

向左轉|向右轉

❹ 用3—8線解碼器和門電路實現一個三人表決器.(表決時少數服從多數)

❺ 關於三人表決器普通電路圖設計

給你一個8路表決器電路圖，具有聲光數顯三種功能。你可接其3路即可，電路簡單，一般不需調試。

❻ 三人表決器的邏輯電路圖怎麼畫

如果題目不限制使用的邏輯門類型，就很容易。
Y=AB+AC+BC
三個二輸入端與門，輸出接入一個三輸入端或門。
http://..com/question/489247413.html?oldq=1

❼ 三人表決器電路圖

三人表決器」
「三人表決器」的邏輯功能是：表決結果與多數人意見相同。
設X0、X1、X2為三個人（輸入邏輯變數），贊成為1，不贊成為0； Y0為表決結果（輸出邏輯變數），多數贊成Y0為1，否則，Y0為0。其真值表如表1所示。
表1 「三人表決器」真值表
輸入邏輯變數 輸出邏輯變數
X0 X1 X2 Y0
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
由真值表寫出邏輯表達式並化簡得：Y0=X0*X1+X0*X2+X1*X2 （1）
要實現這個邏輯功能，如果用「集成邏輯門」，則可選用三個兩輸入「與門」和一個三輸入「或門」來實現。但是，這里我們不是用「集成邏輯門」，而是用PLC「程序」來實現。
程序語句如下：
0 LD X0
1 AND X1
2 LD X0
3 AND X2
4 ORB
5 LD X1
6 AND X2
7 ORB
8 OUT Y0
9 END
將這個程序語句寫入到PLC中，再進行接線：用三個開關分別控制X0、X1、X2，用一盞指示燈來顯示表決結果，並將COM1連接到24V直流電源的正極。接線完畢就可以進行演示實驗的操作了。如果贊成，則合上開關；如果不贊成，則斷開開關。指示燈的亮滅，顯示的是表決的結果。燈亮表示多數贊成，燈不亮，則表示多數不贊成。表決結果與多數人意見相同。
下面探討一下由「邏輯表達式」來編寫PLC程序的規律。一般書上用A、B、C表示輸入邏輯變數，用Y表示輸出邏輯變數。在這里為了編程的方便，我們有意把PLC的輸入繼電器（X）的觸點作為輸入邏輯變數，把輸出繼電器的線圈作為輸出邏輯變數。例如，在表達式（1）中，X0、X1、X2為三個輸入邏輯變數，代表三個人，Y0為輸出邏輯變數，代表表決結果。同時在PLC中，X0、X1、X2又是三個輸入繼電器，都是輸入繼電器的常開觸點； Y0是一個輸出繼電器，是輸出繼電器的一個線圈。
式（1）是一個「與或式」，在第一項X0*X1中，「X0」在項首，用[LD]指令,即LD X0，「*」是「與」邏輯，用[AND]指令，即AND X1。第二項、第三項也是這個規律，三項相加，
「+」是「或」邏輯，用[ORB]指令，[ORB]指令是「塊或」指令。因為每一個「與項」都是兩個觸點相串聯的「串聯電路塊」，而「相加」就是作並聯連接，即「串聯電路塊」作並聯連接，所以要用「塊或」指令。Y0是輸出，用線圈輸出指令[OUT],即OUT Y0。程序結束用
[END]指令。認真總結由「邏輯表達式」來編寫PLC程序的規律，這對於快速編程很有好處。但是，一般的初學者，往往都是由「邏輯表達式」到「梯形圖」，再到「程序語句」。為了幫助初學者，我們將這個程序的梯形圖一並給出，如下圖所示。

❽ 如何使用集成解碼器74LS138設計一個三人表決器幫忙畫出電路圖！！！！

將3-8解碼器的輸出OUT(1、2、4、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的和；將3-8解碼器的輸出OUT(3、5、6、7)作為一個4輸入的或門的輸入。

或門的輸出作為加法器的進位輸出。即完成了加法器的設計。回過頭來分析：當加法器的輸入分別為：a=1,b=0,ci=1時。

對應3-8解碼器的輸入為A=1,B=0,C=1，這是解碼器對應的輸出為OUT(5)=1,其餘的為0，根據上面設計的連接關系，s=0,co=1,滿足全加器的功能，舉其他的例子也一樣，所以，設計全加器的設計正確。

(8)74138三人表決器電路圖擴展閱讀：

變數解碼器是一個將n個輸入變為2^n個輸出的多輸出端的組合邏輯電路。其模型可用下圖來表示，其中輸入變化的所有組合中，每個輸出為1的情況僅一次，由於最小項在真值表中僅有一次為1，所以輸出端為輸入變數的最小項的組合。故解碼器又可以稱為最小項發生器電路。

解碼器是一種具有「翻譯」功能的邏輯電路，這種電路能將輸入二進制代碼的各種狀態，按照其原意翻譯成對應的輸出信號。有一些解碼器設有一個和多個使能控制輸入端，又成為片選端，用來控制允許解碼或禁止解碼。

74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。

❾ 三人表決電路實驗報告，三人表決器的邏輯電路圖怎麼畫

這是一種三人表決器。

真值表：
K1 K2 K3 K
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
邏輯表達式：
K = !K1 K2 K3 + K1!K2 K3 + K1 K2!K3 + K1 K2 K3
用邏輯代數化簡回：
K = !K1 K2 K3 + K1!K2 K3 + K1 K2
= K2 (K1 + K3) + K1 (K2 + K3) + K1 K2 ; 吸收率 A + A'B = A + B
= K1K2 + K1K3 + K2K3
或用卡諾圖化答簡：
K3\K1K2 00 01 11 10
0 0 0 1 0
1 0 1 1 1
最簡與或式：
K = K1K2 + K1K3 + K2K3
繪制邏輯電路圖：
根據上式即可繪制。

❿ 數字電子技術，三人表決器

假設主裁判為A,兩個副裁判為B,C,真值表為
A B C Y
0 x x 0 （主裁判一票否決）；
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
其與非推導及邏輯圖見照片: