邏輯圖電路

A. 邏輯門電路的化簡公式，如分配律等等，越全越好。。。

1 基本運演算法則

0·A=0，1·A=1，A·A=A，A·A(非)=0，0+A=0，1+A=1，A+A=A

A+A(非)=1，[A(非)](非)=A

2 交換律

AB=BA

A+B=B+A

3 結合律

ABC=(AB)C=A(BC)

A+B+C=A+(B+C)=(A+B)+C

4 分配律

A(B+C)=AB+AC

A+BC=(A+B)(A+C)

5 吸收律

A(A+B)=A,A[A(非)+B]=AB,A+AB=A,A+A(非)B=A+B，AB+A(非)B=A

(A+B)[A+B(非)]=A

6 反演律

(AB)(非)=A(非)+B(非)

(A+B)(非)=A(非)B(非)

(1)邏輯圖電路擴展閱讀：

組合邏輯電路特點

①組合電路是由邏輯門(表示的數字器件)和電子元件組成的電路，電路中沒有反饋，沒有記憶元件;

②組合電路任一時刻的輸出狀態僅取決於該時刻各輸入的狀態組合，而與時間變數無關。

組合邏輯電路結構 組合邏輯電路: 任一時刻的輸出狀態僅取決於該時刻各輸入狀態組合的數字電路。

由真值表知，電路將輸入二進制碼A3A2A1 轉換輸出循環碼Y3 Y2 Y1。即任何時刻，輸入一組二進制碼，輸出便是該組碼對應的循環碼，而與時間變數無關。

以下邏輯運算符都是按照變數整體值進行運算的，通常就叫做邏輯運算符：

&&：邏輯與，F = A && B，當A、B的值都為真（即非0值，下同）時，其運算結果F為真（具體數值為1，下同）；當A、B值任意一個為假（即0，下同）時，結果F為假（具體數值為0，下同）。

||：邏輯或，F = A || B，當A、B值任意一個為真時，其運算結果F為真；當A、B值都為假時，結果F為假。

! ：邏輯非，F = !A，當A值為假時，其運算結果F為真；當A值為真時，結果F為假。

以下邏輯運算符都是按照變數內的每一個位來進行運算的，通常就叫做位運算符：

& ：按位與，F = A & B，將A、B兩個位元組中的每一位都進行與運算，再將得到的每一位結果組合為總結果F，例如A = 0b11001100，B = 0b11110000，則結果F就等於0b11000000。

| ：按位或，F = A | B，將A、B兩個位元組中的每一位都進行或運算，再將得到的每一位結果組合為總結果F，例如A = 0b11001100，B = 0b11110000，則結果F就等於0b11111100。

~ ：按位取反，F = ~A，將A位元組內的每一位進行非運算（就是取反），再將得到的每一位結果組合為總結果F，例如，A = 0b11001100，則結果F就等於0b00110011；這個運算符我們在前面的流水燈實驗里已經用過了，現在再回頭看一眼，是不是清楚多了。

^ ：按位異或，異或的意思是，如果運算雙方的值不同（即相異）則結果為真，雙方值相同則結果為假。在C語言里沒有按變數整體值進行的異或運算，所以我們僅以按位異或為例，F = A ^ B，A = 0b11001100，B = 0b11110000，則結果F就等於0b00111100。

B. 邏輯電路是什麼意思

邏輯電路是一種電子電路，主要用於執行邏輯運算、控制信號流等操作。邏輯電路的主要目的是將輸入信號轉換為輸出信號，以實現計算、控制等功能。邏輯電路通常由一些基本邏輯門電路組成，如與門、或門、非門等。不同的邏輯門電路可以實現不同的邏輯運算，常用於數字電子設備、計算機、控制器等領域。
邏輯電路在數字電子設備、計算機、電信通訊、工業自動化控制等領域中具有廣泛的應用。在數字電子設備中，邏輯電路常用於實現數字信號的處理與邏輯運算；在計算機中，邏輯電路則是各種寄存器、ALU、開關電路等子模塊的核心組成部分；在電信通訊中，邏輯電路可以用於信號處理、解碼、編碼，以及通訊介面等方面；而在工業自動化控制中，邏輯電路主要用於控制器、邏輯控制器、低壓開關電器等方面。
隨著科學技術不斷進步，邏輯電路也在不斷發展。未來，邏輯電路的發展方向將變得更加智能化、模塊化和高效化。智能化表現在邏輯電路會更加自動、自適應、自我學習和優化；模塊化表現在邏輯電路會更加易於集成、模塊化和定製化；高效化則表現在邏輯電路能夠更加高速、低功耗和高密度。未來的邏輯電路將會更加強大，為人們的生活和工作帶來更多便利和效益。

C. 邏輯電路如何分析

第一個圖的邏輯表達式為：A⊙B，第二個圖的邏輯表達式為：A⊕B。

過程：

第一個邏輯電路圖：F=（A非+B非）（A+B）非

=（A非A+A非B+B非A+B非B）非

=（A非B+B非A）非

=A⊕B非

=A⊙B

第二個邏輯電路圖：F=[（（AB非）非）（（A非B）非）]非

=AB非+A非B=A⊕B。

(3)邏輯圖電路擴展閱讀：

常用的門電路：

非門，利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。

與門，利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。

或門，利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1）。

與非門，利用內部結構，使輸入至多一個輸入高電平（1），輸出高電平（1），不滿足有兩個高電平（1）輸出高電平（1）。

或非門，利用內部結構，使輸入兩個輸入低電平（0），輸出高電平（1），不滿足有至少一個高電平（1）輸出高電平（1）。

異或門，當輸入端同時處於低電平（0）或高電平型姿（1）時，輸出端輸出低電平（0），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出高電平（1）。

同或門，當輸入端同時輸入低電平（0）或高電平（1）時，輸出端輸出梁租氏高電平（1），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出低電平（0）。橡散

參考資料來源：網路-邏輯電路