集成電路製造工藝

① 求一份集成電路製造工藝的主要流程

Chapter 2
IC 生產流程與測試系統
1
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
2 IC 生產流程與測試系統
2.1 IC 生產流程簡介
你想知道精密的IC 晶元是如何從粗糙的硅礦石中誕生的嗎？本節將為您揭開IC 製造的神秘面紗。
你知道嗎？製造一塊IC 晶元通常需要400 到500 道工序。但是概括起來說，它一般分為兩大部分：前道
工序（front-end proction）和後道工序（back-end proction）。
[1] 前道工序
該過程包括：
(1) 將粗糙的硅礦石轉變成高純度的單晶硅。
(2) 在wafer 上製造各種IC 元件。
(3) 測試wafer 上的IC 晶元
[2] 後道工序
該過程包括：
(1) 對wafer 劃片（進行切割）
(2) 對IC 晶元進行封裝和測試
在製造過程中有數道測試步驟。其中，在前道工序中對IC 進行的測試，我們把它叫做wafer 測試。在後
道工序過程中對封裝後的IC 晶元進行的測試，我們稱之為封裝測試。在有些情況下，wafer 測試也被放
在後道工序中，但在本文里，我們把wafer 測試歸為前道測試。
半導體基礎知識
2
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
前道生產流程：
<1> 硅棒的拉伸
將多晶硅熔解在石英爐中，然後依靠
一根石英棒慢慢的拉出純凈的單晶硅棒。
晶種
單晶硅
加熱器
石英爐
熔融的硅
金剛石刀
單晶硅
拋光劑
Wafer
氣體
加熱器
Wafer
石英爐
<2> 切割單晶硅棒
用金剛石刀把單晶硅棒切成一定的厚度
形成WAFER。
<3> 拋光WAFER
WAFER 的表面被拋光成鏡面。
<4> 氧化WAFER 表面
WAFER 放在900 度——1100 度的氧化
爐中，並通入純凈的氧氣，在WAFER 表面
形成氧化硅。
Chapter 2
IC 生產流程與測試系統
3
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
滴上光刻膠
電極
電極
真空泵
反應氣體
Wafer
Wafer
拋光板
研磨劑
光學掩模板
鏡片
Wafer
移位
重復<5> 到<9>，在
WAFER 上形成所需的
各類器件
<5> 覆上光刻膠
通過旋轉離心力，均勻地在WAFER
表面覆上一層光刻膠。
<6> 在WAFER 表面形成圖案
通過光學掩模板和曝光技術在
WAFER 表面形成圖案。
<7> 蝕刻
使用蝕刻來移除相應的氧化層。
<8> 氧化、擴散、CVD 和注入離子
對WAFER 注入離子（磷、硼），然
後進行高溫擴散，形成各種集成器件。
<9> 磨平（CMP）
將WAFER 表面磨平。
半導體基礎知識
4
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
正極
負極
Wafer
進氣
出氣
晶元
Wafer
探針卡
信號
使用ADVANTEST 的
T6573 測試系統
<10> 形成電極
把鋁注入WAFER 表面的相應位置，
形成電極。
<11>WAFER 測試
對WAFER 進行測
試，把不合格的晶元
標記出來。
Chapter 2
IC 生產流程與測試系統
5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
後道生產流程：（對WAFER 測試合格的晶元進行下面的處理）
􀀀Ε 􀀀Ε 􀀀Ε􀀀Ε 􀀀Ε 􀀀Ε
􀀀Ε􀀀Ε􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε
金剛石刀
Wafer
晶元
Frame
晶元
連線
晶元Frame
樹脂
<12> 切割WAFER
把晶元從WAFER 上切割下來。
<13> 固定晶元
把晶元安置在特定的FRAME 上
切割機切割
Lead Frame
<14> 連接管腳
用25 微米的純金線將晶元和FRAME
上的引腳連接起來。
<15> 封裝
用陶瓷或樹脂對晶元進行封裝。
半導體基礎知識
6
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
2.2 前道工序中的測試及設備
在前道工序完成前要對wafer 進行前道測試，這樣做可以避免對不合格的IC 晶元進行封裝，從而減少不
必要的浪費，減少生產成本。
T665510
鏡片
激光
晶元
測試socket
信號
Performance board
晶元
老化板
晶元
引腳
<16> 修正和定型（分離和鑄型）
把晶元和FRAME 導線分離，使芯
片外部的導線形成一定的形狀。
<17> 老化（溫度電壓）測試
在提高環境溫度和晶元工作電壓的情
況下模擬晶元的老化過程，以去除發
生早期故障的產品
老化機老化板
<18> 成品檢測及可靠性測試
進行電氣特性檢測以去除不合格的晶元
成品檢測：
電氣特性檢測及外觀檢查
可靠性檢測：
實際工作環境中的測試、長期工作的壽
命測試
<19> 標記
在晶元上用激光打上產品名。
完整的封裝
Chapter 2
IC 生產流程與測試系統
7
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
下面，將向大家介紹一下前道測試中需要使用的設備：
(1) 測試系統（test system）：測試系統生成測試IC 時所需的各種信號，並且檢測IC 的輸出信號。根
據檢測的結果，測試系統判斷所測的IC 是否合格，並將測試的結果傳輸給wafer prober。
(2) Wafer prober：wafer prober 將wafer 從工作台上移送到測試頭下面，並將探針卡上的針腳壓在IC
晶元上，形成良好的電氣接觸。Wafer prober 還要根據測試系統的測試結果，給不合格的IC 打上墨
印。
(3) 探針卡（probe card）：探針卡負責測試系統與IC 晶元之間的電氣連接。在探針卡上有很多的探針
（needle）。測試時，這些探針被壓到IC 晶元的電極板上，從而完成與IC 晶元的電氣連接。
早期的探針是幾厘米長的鎢質探針。但是這種鎢質探針因為自身的電氣特性，無法應用在信號頻率
高於60MHz 的場合，也無法應付narrow pitched pad。
之後推出的新型探針卡上的探針已經解決了上述的限制，完全可以滿足當今設備的測試需求。
再接下來，將向大家介紹一下memory 器件在wafer 測試中的修復：
在高密度內存單元的製造過程中，通常會額外地再造一些備用的內存單元。這樣，在測試中如果發現某
些內存單元不合格，就可以用備用的內存單元進行替換，從而提高良品率。
在wafer 測試中，需要對不合格的IC 晶元進行分析，以判別如何使用備用的內存單元來修復這些晶元。
這種分析稱為修復分析，分析的演算法稱為修復演算法。
經過修復演算法分析後，如果IC 晶元不能修復，就歸為廢品，如果可以修復，就使用激光修復器對電路重
新連接，用備用內存單元條替換已損壞的內存單元。修復後的IC 晶元需要重新進行測試。只有通過測試
後，wafer 測試才算結束。
最後，讓我們再看一下wafer 測試分析：
將wafer 測試的結果根據晶元的位置坐標顯示出來，就可以形成一張wafer 的映射圖。通過該圖，可以
看到次品晶元的分布趨勢。良品/ 次品的分類也可以依靠映射圖中的數據進行，而無須使用墨印器。對
於內存設備來說，還能夠顯示每一個不合格的比特的空間分布。次品的錯誤模式以及其他的分析數據對
於減少次品率大有益處。
剔除廢品IC 的方法：
1 ．使用墨印器（Inker）給不合格的IC 晶元上打上墨印。在後道工序中，
在劃片的時候丟棄被打上墨印的IC
2 ．也可以不用墨印器，而直接記錄下出問題的IC 晶元在wafer 上的坐
標。在後道工序中（切割wafer 時）根據該坐標丟棄IC。
小知識
內存單元：
內存單元是用來保存數據（0 或1）的電路單元。
一個最簡單的內存單元是由一對晶體管和一個電容組成的。例如，擁有
64Mbit 容量的內存設備中有64,000,000 個內存單元。
MRA：
在ADVANTEST，我們使用MRA （memory repair analyzer，即內存修復分析
器）來進行高速的分析並獲得修復方案。即，如何用備用單元條來替換有問
題的單元。
小知識
半導體基礎知識
8
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
Fig.2-1 由WFBMAP3 顯示的wafer fail bit map
2.3 封裝測試/ 最終測試
在完成封裝測試的過程中，我們要用到的測試系統和HANDLER。
剛剛我們提到了存放IC 晶元的托盤，下面我們來介紹一下。
WFBMAP3
WFBMAP3 （wafer fail bit map）是一個ADVANTEST 為內存測試提供的軟
件。Wafer map 與wafer fail bit map 這兩個軟體都能顯示wafer 上晶元
的測試結果，但是只有wafer fail bit map 能夠顯示內存晶元中每一個內
存單元的測試結果。
小知識
測試系統到底做些什麼？
答：測試系統會向所測試的IC 加上信號，然後從IC 的輸出端接受IC 的輸
出信號，以判斷該IC 晶元是否合格。
HANDLER 到底是什麼？
答：HANDLER 即是機械手，它把所要測試的IC 晶元從托盤里移至測試平台
上。在測試結束後，它通過接受信號，把合格與不合格的IC 晶元移至相應
的平台 。HANDLER 還能根據測試要求對IC 晶元進行加熱和冷卻。
小知識
TRAY （托盤）是什麼？
答：通常在使用HANDLER 把晶元放在一個TRAY 中，對於各種不同形狀的
IC，我們相對有不同的TRAY。在測試台，HANGLER 根據P/F 把IC 放在兩個
不同的TRAY 中。
小知識

② 集成電路製造工藝中n，p是什麼意思

n p是半導體的類型 n型是在本徵半導體內摻雜一些Va族等的金屬或者非金屬原子專 使得半導體屬內部出現「多餘」電子 使得自由電子濃度遠遠大於空穴 p型就是摻雜一些IIIa族等的原子 使得空穴濃度遠遠大於自由電子

③ 什麼是28nm集成電路工藝

28nm集成電路工藝：它指的是晶體管門電路的尺寸，現階段主要以納米（nm）為單位，製造工藝的提高，意味著顯示晶元的體積將更小、集成度更高，可以容納更多的晶體管和中央處理器一樣，顯示卡的核心晶元，也是在硅晶片上製成的。

CPU製作工藝指的是在生產CPU過程中，現在其生產的精度以納米來表示，精度越高，生產工藝越先進。在同樣的材料中可以容納更多的電子元件，連接線也越細，有利於提高CPU的集成度。

(3)集成電路製造工藝擴展閱讀：

製造工藝詳解：

1、硅提純

生產CPU與GPU等晶元的材料是半導體，現階段主要的材料是硅Si，這是一種非金屬元素，從化學的角度來看，由於它處於元素周期表中金屬元素區與非金屬元素區的交界處，所以具有半導體的性質，適合於製造各種微小的晶體管，是目前最適宜於製造現代大規模集成電路的材料之一。

在硅提純的過程中，原材料硅將被熔化，並放進一個巨大的石英熔爐。這時向熔爐里放入一顆晶種，以便硅晶體圍著這顆晶種生長，直到形成一個幾近完美的單晶硅。以往的硅錠的直徑大都是200毫米，而CPU或GPU廠商正在增加300毫米晶圓的生產。

2、切割晶圓

硅錠造出來了，並被整型成一個完美的圓柱體，接下來將被切割成片狀，稱為晶圓。晶圓才被真正用於CPU與GPU的製造。所謂的「切割晶圓」也就是用機器從單晶硅棒上切割下一片事先確定規格的硅晶片，並將其劃分成多個細小的區域，每個區域都將成為一個處理器的內核。

3、影印

在經過熱處理得到的硅氧化物層上面塗敷一種光阻物質，紫外線通過印製著處理器復雜電路結構圖樣的模板照射硅基片，被紫外線照射的地方光阻物質溶解。而為了避免讓不需要被曝光的區域不受到光的干擾，必須製作遮罩來遮蔽這些區域。

4、蝕刻

這是CPU與GPU生產過程中重要操作，也是處理器工業中的重頭技術。蝕刻技術把對光的應用推向了極限。蝕刻使用的是波長很短的紫外光並配合很大的鏡頭。短波長的光將透過這些石英遮罩的孔照在光敏抗蝕膜上，使之曝光。

然後，曝光的硅將被原子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區域的導電狀態，以製造出N井或P井，結合上面製造的基片，處理器的門電路就完成了。

④ 集成電路製造包括哪些工藝

工藝阿，主要就是焊接吧，印刷電路板是單獨作的，上面元件用布線機自動裝，然後就剩焊接了

⑤ 為什麼說光刻是集成電路製造最重要的工藝

光刻是通過一系列生產步驟將晶圓表面薄膜的特定部分除去的工藝（圖4.7）。在此之後，晶圓表面會留下帶有微
圖形
結構的薄膜。被除去的部分可能形狀是薄膜內的孔或是殘留的島狀部分。

光刻工藝也被稱為大家熟知的Photomasking, masking, photolithography, 或microlithography。在晶圓的製造過程中，晶體三極體、二極體、電容、電阻和金屬層的各種物理部件在晶圓表面或表層內構成。這些部件是每次在一個掩膜層上生成的，並且結合生成薄膜及去除特定部分，通過光刻工藝過程，最終在晶圓上保留特徵圖形的部分。光刻生產的目標是根據電路設計的要求，生成尺寸精確的特徵圖形，並且在晶圓表面的位置正確且與其它部件（parts）的關聯正確。

光刻是所有四個基本工藝中最關鍵的。光刻確定了器件的關鍵尺寸。光刻過程中的錯誤可造成圖形歪曲或套准不好，最終可轉化為對器件的電特性產生影響。圖形的錯位也會導致類似的不良結果。光刻工藝中的另一個問題是缺陷。光刻是高科技版本的照相術，只不過是在難以置信的微小尺寸下完成。在製程中的污染物會造成缺陷。事實上由於光刻在晶圓生產過程中要完成5層至20層或更多，所以污染問題將會放大。

⑥ 集成電路製造工藝的目錄

第1章概述
第2章半導體材料
第3章硅平面工藝流程
第4章薄膜的制備
第5章光刻技術
第6章摻雜技術
第7章金屬化與平坦化
第8章晶元封裝與裝配技術
附錄A術語表
參考文獻

⑦ 集成電路製造工藝有哪些新的技術與進展

目 前 在 使 電 子 元 件 向 著 微 小 型 化 、 低 功 耗 、 智 能 化 和 高 可 靠 性 方 面 邁 進 了 一 大 步 。版 佛 山 芯 珠 微 電權 子 公 司 主 打 產 品 D V - L i n k ( D i g i t a l V i d e o L i n k ) 芯 片 、 加 密 芯 片 。

⑧ 簡述近幾年來集成電路製造工藝有哪些新的技術與進展

單片集成電路工藝
利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發等一整套平面工藝技術，在一小塊硅單晶片上同時製造晶體管、二極體、電阻和電容等元件，並且採用一定的隔離技術使各元件在電性能上互相隔離。然後在矽片表面蒸發鋁層並用光刻技術刻蝕成互連圖形，使元件按需要互連成完整電路，製成半導體單片集成電路。隨著單片集成電路從小、中規模發展到大規模、超大規模集成電路，平面工藝技術也隨之得到發展。例如，擴散摻雜改用離子注入摻雜工藝；紫外光常規光刻發展到一整套微細加工技術，如採用電子束曝光製版、等離子刻蝕、反應離子銑等；外延生長又採用超高真空分子束外延技術；採用化學汽相淀積工藝製造多晶硅、二氧化硅和表面鈍化薄膜；互連細線除採用鋁或金以外，還採用了化學汽相淀積重摻雜多晶硅薄膜和貴金屬硅化物薄膜，以及多層互連結構等工藝。

薄膜集成電路工藝
整個電路的晶體管、二極體、電阻、電容和電感等元件及其間的互連線,全部用厚度在1微米以下的金屬、半導體、金屬氧化物、多種金屬混合相、合金或絕緣介質薄膜，並通過真空蒸發工藝、濺射工藝和電鍍等工藝重疊構成。用這種工藝製成的集成電路稱薄膜集成電路。
薄膜集成電路中的晶體管採用薄膜工藝製作, 它的材料結構有兩種形式：①薄膜場效應硫化鎘和硒化鎘晶體管，還可採用碲、銦、砷、氧化鎳等材料製作晶體管；②薄膜熱電子放大器。薄膜晶體管的可靠性差，無法與硅平面工藝製作的晶體管相比，因而完全由薄膜構成的電路尚無普遍的實用價值。
實際應用的薄膜集成電路均採用混合工藝，也就是用薄膜技術在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無源元件和電路元件間的互連線，再將集成電路、晶體管、二極體等有源器件的晶元和不便用薄膜工藝製作的功率電阻、大電容值的電容器、電感等元件用熱壓焊接、超聲焊接、梁式引線或凸點倒裝焊接等方式組裝成一塊完整電路。

厚膜集成電路工藝
用絲網印刷工藝將電阻、介質和導體塗料淀積在氧化鋁、氧化鈹陶瓷或碳化硅襯底上。淀積過程是使用一細目絲網，製作各種膜的圖案。這種圖案用照相方法製成，凡是不淀積塗料的地方，均用乳膠阻住網孔。氧化鋁基片經過清洗後印刷導電塗料，製成內連接線、電阻終端焊接區、晶元粘附區、電容器的底電極和導體膜。製件經乾燥後，在750～950℃間的溫度焙燒成形，揮發掉膠合劑，燒結導體材料，隨後用印刷和燒成工藝制出電阻、電容、跨接、絕緣體和色封層。有源器件用低共熔焊、再流焊、低熔點凸點倒裝焊或梁式引線等工藝製作，然後裝在燒好的基片上，焊上引線便製成厚膜電路。厚膜電路的膜層厚度一般為 7～40微米。用厚膜工藝制備多層布線的工藝比較方便，多層工藝相容性好，可以大大提高二次集成的組裝密度。此外，等離子噴塗、火焰噴塗、印貼工藝等都是新的厚膜工藝技術。與薄膜集成電路相仿，厚膜集成電路由於厚膜晶體管尚不能實用，實際上也是採用混合工藝。

單片集成電路和薄膜與厚膜集成電路這三種工藝方式各有特點，可以互相補充。通用電路和標准電路的數量大，可採用單片集成電路。需要量少的或是非標准電路，一般選用混合工藝方式，也就是採用標准化的單片集成電路，加上有源和無源元件的混合集成電路。厚膜、薄膜集成電路在某些應用中是互相交叉的。厚膜工藝所用工藝設備比較簡易，電路設計靈活，生產周期短，散熱良好，所以在高壓、大功率和無源元件公差要求不太苛刻的電路中使用較為廣泛。另外，由於厚膜電路在工藝製造上容易實現多層布線，在超出單片集成電路能力所及的較復雜的應用方面，可將大規模集成電路晶元組裝成超大規模集成電路，也可將單功能或多功能單片集成電路晶元組裝成多功能的部件甚至小的整機。

單片集成電路除向更高集成度發展外，也正在向著大功率、線性、高頻電路和模擬電路方面發展。不過,在微波集成電路、較大功率集成電路方面，薄膜、厚膜混合集成電路還具有優越性。在具體的選用上，往往將各類單片集成電路和厚膜、薄膜集成工藝結合在一起，特別如精密電阻網路和阻容網路基片粘貼於由厚膜電阻和導帶組裝成的基片上，裝成一個復雜的完整的電路。必要時甚至可配接上個別超小型元件，組成部件或整機。

⑨ 半導體集成電路的製造工藝

集成電路在大約5mm×5mm大小的矽片上，已集成了一台微型計算機的核心部分，包含有一萬多個元件。集成電路典型製造過程見圖1。從圖1,可以看到，已在矽片上同時製造完成了一個N+PN晶體管,一個由 P型擴散區構成的電阻和一個由N+P結電容構成的電容器,並用金屬鋁條將它們連在一起。實際上,在一個常用的直徑為75mm的矽片上（現在已發展到φ=125mm～150 mm）將有 3000000個這樣的元件，組成幾百個電路、子系統或系統。通過氧化、光刻、擴散或離子注入、化學氣相淀積蒸發或濺射等一系列工藝，一層一層地將整個電路的全部元件、它們的隔離以及金屬互連圖形同時製造在一個單晶片上，形成一個三維網路。而一次又可以同時加工幾十片甚至上百片這樣的矽片，所以一批可以得到成千上萬個這樣的電路。這樣高的效率，正是集成電路能迅速發展的技術和經濟原因。
半導體集成電路
這個三維網路可以有各種不同的電路功能和系統功能，視各層的拓撲圖形和工藝規范而定。在一定的工藝規范條件下，主要由各層拓撲圖形控制，而各層的拓撲圖形又由各次光刻掩膜版所決定。所以光刻掩膜版的設計是製造集成電路的一個關鍵。它從系統或電路的功能要求出發，按實際可能的工藝參數進行設計，並由計算機輔助來完成設計和掩膜版的製造。
在晶元製造完成後，經過檢測，然後將矽片上的晶元一個個劃下來，將性能滿足要求的晶元封裝在管殼上，即構成完整的集成電路。

⑩ 集成電路製造工藝屬於什麼技術領域

微電子