高速電路布線

1. 如何做好高速PCB信號流向處理

高速PCB設計

1. 嚴格控制關鍵網線的走線長度

   如果設計中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應的問題。現在普遍使用的很高時鍾頻率的快速集成電路晶元更是存在這樣的問題。解決這個問題有一些基本原則：如果採用CMOS或TTL電路進行設計，工作頻率小於10MHz，布線長度應不大於7英寸。工作頻率在50MHz布線長度應不大於1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。對於GaAs晶元最大的布線長度應為0.3英寸。如果超過這個標准，就存在傳輸線的問題

2. 合理規劃走線的拓撲結構
   

   解決傳輸線效應的另一個方法是選擇正確的布線路徑和終端拓撲結構。走線的拓撲結構是指一根網線的布線順序及布線結構。當使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主幹走線上的分支走線所扭曲。通常情形下，PCB走線採用兩種基本拓撲結構，即菊花鏈(Daisy Chain)布線和星形(Star)分布。

對於菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信號特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實際設計中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應該是：Stub Delay <= Trt *0.1.
例如，高速TTL電路中的分支端長度應小於1.5英寸。這種拓撲結構佔用的布線空間較小並可用單一電阻匹配終結。但是這種走線結構使得在不同的信號接收端信號的接收是不同步的。
星形拓撲結構可以有效的避免時鍾信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。採用自動布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應和連線的特徵阻抗相匹配。這可通過手工計算，也可通過CAD工具計算出特徵阻抗值和終端匹配電阻值。

在上面的兩個例子中使用了簡單的終端電阻，實際中可選擇使用更復雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用於信號工作比較穩定的情況。這種方式最適合於對時鍾線信號進行匹配處理。其缺點是RC匹配終端中的電容可能影響信號的形狀和傳播速度。
串聯電阻匹配終端不會產生額外的功率消耗，但會減慢信號的傳輸。這種方式用於時間延遲影響不大的匯流排驅動電路。串聯電阻匹配終端的優勢還在於可以減少板上器件的使用數量和連線密度。
最後一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優點是不會拉低信號，並且可以很好的避免雜訊。典型的用於TTL輸入信號(ACT, HCT, FAST)。
此外，對於終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。
垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會出現漂移，在最壞的情況下電阻成為開路，造成PCB走線終結匹配失效，成為潛在的失敗因素。

3.抑止電磁干擾的方法

很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復雜的設計採用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可採用"表面積層"技術"Build-up"設計製做PCB來實現。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用於貫穿這些層的微孔的組合來實現 ，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對走線的拓撲結構有巨大的影響，這意味著縮小的電流迴路，縮小的分支走線長度，而電磁輻射近似正比於電流迴路的面積；同時小體積特徵意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流迴路減小，提高電磁兼容特性。

4.其它可採用技術

為減小集成電路晶元電源上的電壓瞬時過沖，應該為集成電路晶元添加去耦電容。這可以有效去除電源上的毛刺的影響並減少在印製板上的電源環路的輻射。
當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時，其平滑毛刺的效果最好。這就是為什麼有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。
如果沒有電源層，那麼長的電源連線會在信號和迴路間形成環路，成為輻射源和易感應電路。
走線構成一個不穿過同一網線或其它走線的環路的情況稱為開環。如果環路穿過同一網線其它走線則構成閉環。兩種情況都會形成天線效應(線天線和環形天線)。天線對外產生EMI輻射，同時自身也是敏感電路。閉環是一個必須考慮的問題，因為它產生的輻射與閉環面積近似成正比。

2. 高速pcb設計需要注意哪些問題

問題太多了，一句兩句也說不清，自己看吧。
高速PCB設計指南之一
第一篇 PCB布線
在PCB設計中，布線是完成產品設計的重要步驟，可以說前面的准備工作都是為它而
做的， 在整個PCB中，以布線的設計過程限定最高，技巧最細，工作量最大.PCB布線有
單面布線， 雙面布線及多層布線.布線的方式也有兩種:自動布線及互動式布線，在自動
布線之前， 可以用互動式預先對要求比較嚴格的線進行布線，輸入端與輸出端的邊線應避
免相鄰平行， 以免產生反射干擾.必要時應加地線隔離，兩相鄰層的布線要互相垂直，平
行容易產生寄生耦合.
自動布線的布通率，依賴於良好的布局，布線規則可以預先設定， 包括走線的彎曲次數，
導通孔的數目，步進的數目等.一般先進行探索式布經線，快速地把短線連通， 然後進行
迷宮式布線，先把要布的連線進行全局的布線路徑優化，它可以根據需要斷開已布的線. 並
試著重新再布線，以改進總體效果.
對目前高密度的PCB設計已感覺到貫通孔不太適應了， 它浪費了許多寶貴的布線通道，
為解決這一矛盾，出現了盲孔和埋孔技術，它不僅完成了導通孔的作用， 還省出許多布線
通道使布線過程完成得更加方便，更加流暢，更為完善，PCB 板的設計過程是一個復雜而
又簡單的過程，要想很好地掌握它，還需廣大電子工程設計人員去自已體會， 才能得到其
中的真諦.
1 電源，地線的處理
既使在整個PCB板中的布線完成得都很好，但由於電源， 地線的考慮不周到而引起的干
擾，會使產品的性能下降，有時甚至影響到產品的成功率.所以對電， 地線的布線要認真
對待，把電，地線所產生的噪音干擾降到最低限度，以保證產品的質量.
對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因，
現只對降低式抑制噪音作以表述:
(1)，眾所周知的是在電源，地線之間加上去耦電容.
(2)，盡量加寬電源，地線寬度，最好是地線比電源線寬，它們的關系是:地線>電源線>
信號線，通常信號線寬為:0.2~0.3mm，最經細寬度可達0.05~0.07mm，電源線為1.2~2.5 mm
對數字電路的PCB可用寬的地導線組成一個迴路， 即構成一個地網來使用(模擬電路的地不
能這樣使用)
(3)，用大面積銅層作地線用，在印製板上把沒被用上的地方都與地相連接作為地線用.或
是做成多層板，電源，地線各佔用一層.
2 數字電路與模擬電路的共地處理
現在有許多PCB不再是單一功能電路(數字或模擬電路)，而是由數字電路和模擬電路混
合構成的.因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾.
數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感
的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行
處理數，模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只
是在PCB與外界連接的介面處(如插頭等).數字地與模擬地有一點短接，請注意，只有一
個連接點.也有在PCB上不共地的，這由系統設計來決定.
高速PCB設計指南
- 2 -
3 信號線布在電(地)層上
在多層印製板布線時，由於在信號線層沒有布完的線剩下已經不多，再多加層數就會造成
浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電(地)
層上進行布線.首先應考慮用電源層，其次才是地層.因為最好是保留地層的完整性.
4 大面積導體中連接腿的處理
在大面積的接地(電)中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考
慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良
隱患如:①焊接需要大功率加熱器.②容易造成虛焊點.所以兼顧電氣性能與工藝需要，做
成十字花焊盤，稱之為熱隔離(heat shield)俗稱熱焊盤(Thermal)，這樣，可使在焊接時
因截面過分散熱而產生虛焊點的可能性大大減少.多層板的接電(地)層腿的處理相同.
5 布線中網路系統的作用
在許多CAD系統中，布線是依據網路系統決定的.網格過密，通路雖然有所增加，但步
進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類
電子產品的運算速度有極大的影響.而有些通路是無效的，如被元件腿的焊盤佔用的或被安
裝孔，定們孔所佔用的等.網格過疏，通路太少對布通率的影響極大.所以要有一個疏密合
理的網格系統來支持布線的進行.
標准元器件兩腿之間的距離為0.1英寸(2.54mm)，所以網格系統的基礎一般就定為0.1英寸
(2.54 mm)或小於0.1英寸的整倍數，如:0.05英寸，0.025英寸，0.02英寸等.
6 設計規則檢查(DRC)
布線設計完成後，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制
定的規則是否符合印製板生產工藝的需求，一般檢查有如下幾個方面:
(1)，線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距
離是否合理，是否滿足生產要求.
(2)，電源線和地線的寬度是否合適，電源與地線之間是否緊耦合(低的波阻抗) 在PCB
中是否還有能讓地線加寬的地方.
(3)，對於關鍵的信號線是否採取了最佳措施，如長度最短，加保護線，輸入線及輸出線被
明顯地分開.
(4)，模擬電路和數字電路部分，是否有各自獨立的地線.
(5)後加在PCB中的圖形(如圖標，注標)是否會造成信號短路.
(6)對一些不理想的線形進行修改.
(7)，在PCB上是否加有工藝線 阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字
符標志是否壓在器件焊盤上，以免影響電裝質量.
(8)，多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短。

3. 什麼是高速PCB

PCB布線
在PCB設計中，布線是完成產品設計的重要步驟，可以說前面的准備工作都是為它而做的， 在整個PCB中，以布線的設計過程限定最高，技巧最細、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種：自動布線及互動式布線，在自動布線之前， 可以用互動式預先對要求比較嚴格的線進行布線，輸入端與輸出端的邊線應避免相鄰平行， 以免產生反射干擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。
自動布線的布通率，依賴於良好的布局，布線規則可以預先設定， 包括走線的彎曲次數、導通孔的數目、步進的數目等。一般先進行探索式布經線，快速地把短線連通， 然後進行迷宮式布線，先把要布的連線進行全局的布線路徑優化，它可以根據需要斷開已布的線。 並試著重新再布線，以改進總體效果。
對目前高密度的PCB設計已感覺到貫通孔不太適應了， 它浪費了許多寶貴的布線通道，為解決這一矛盾，出現了盲孔和埋孔技術，它不僅完成了導通孔的作用， 還省出許多布線通道使布線過程完成得更加方便，更加流暢，更為完善，PCB 板的設計過程是一個復雜而又簡單的過程，要想很好地掌握它，還需廣大電子工程設計人員去自已體會， 才能得到其中的真諦。

1 電源、地線的處理
既使在整個PCB板中的布線完成得都很好，但由於電源、 地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、 地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。
對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因， 現只對降低式抑制噪音作以表述：
（1）、眾所周知的是在電源、地線之間加上去耦電容。
（2）、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm
對數字電路的PCB可用寬的地導線組成一個迴路, 即構成一個地網來使用(模擬電路的地不能這樣使用)
（3）、用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。

2 數字電路與模擬電路的共地處理
現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。
數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的介面處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

3 信號線布在電（地）層上
在多層印製板布線時，由於在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

4 大面積導體中連接腿的處理
在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。

5 布線中網路系統的作用
在許多CAD系統中，布線是依據網路系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤佔用的或被安裝孔、定們孔所佔用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。
標准元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小於0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

6 設計規則檢查（DRC）
布線設計完成後，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是否符合印製板生產工藝的需求，一般檢查有如下幾個方面：

（1）、線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產要求。
（2）、電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。
（3）、對於關鍵的信號線是否採取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。
（4）、模擬電路和數字電路部分，是否有各自獨立的地線。
（5）後加在PCB中的圖形（如圖標、注標）是否會造成信號短路。
（6）對一些不理想的線形進行修改。
（7）、在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字元標志是否壓在器件焊盤上，以免影響電裝質量。
（8）、多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

第二篇 PCB布局
在設計中，布局是一個重要的環節。布局結果的好壞將直接影響布線的效果，因此可以這樣認為，合理的布局是PCB設計成功的第一步。
布局的方式分兩種，一種是互動式布局，另一種是自動布局，一般是在自動布局的基礎上用互動式布局進行調整，在布局時還可根據走線的情況對門電路進行再分配，將兩個門電路進行交換，使其成為便於布線的最佳布局。在布局完成後，還可對設計文件及有關信息進行返回標注於原理圖，使得PCB板中的有關信息與原理圖相一致，以便在今後的建檔、更改設計能同步起來, 同時對模擬的有關信息進行更新，使得能對電路的電氣性能及功能進行板級驗證。

--考慮整體美觀
一個產品的成功與否，一是要注重內在質量，二是兼顧整體的美觀，兩者都較完美才能認為該產品是成功的。
在一個PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。

--布局的檢查
印製板尺寸是否與加工圖紙尺寸相符？能否符合PCB製造工藝要求？有無定位標記？
元件在二維、三維空間上有無沖突？
元件布局是否疏密有序，排列整齊？是否全部布完？
需經常更換的元件能否方便的更換？插件板插入設備是否方便？
熱敏元件與發熱元件之間是否有適當的距離？
調整可調元件是否方便？
在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？
信號流程是否順暢且互連最短？
插頭、插座等與機械設計是否矛盾？
線路的干擾問題是否有所考慮？

第三篇 高速PCB設計
（一）、電子系統設計所面臨的挑戰

隨著系統設計復雜性和集成度的大規模提高，電子系統設計師們正在從事100MHZ以上的電路設計，匯流排的工作頻率也已經達到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設計的時鍾頻率超過50MHz，將近20% 的設計主頻超過120MHz。
當系統工作在50MHz時，將產生傳輸線效應和信號的完整性問題；而當系統時鍾達到120MHz時，除非使用高速電路設計知識，否則基於傳統方法設計的PCB將無法工作。因此，高速電路設計技術已經成為電子系統設計師必須採取的設計手段。只有通過使用高速電路設計師的設計技術，才能實現設計過程的可控性。

（二）、什麼是高速電路

通常認為如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經佔到了整個電子系統一定的份量（比如說1／3），就稱為高速電路。
實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發了信號傳輸的非預期結果。因此，通常約定如果線傳播延時大於1/2數字信號驅動端的上升時間，則認為此類信號是高速信號並產生傳輸線效應。
信號的傳遞發生在信號狀態改變的瞬間，如上升或下降時間。信號從驅動端到接收端經過一段固定的時間，如果傳輸時間小於1/2的上升或下降時間，那麼來自接收端的反射信號將在信號改變狀態之前到達驅動端。反之，反射信號將在信號改變狀態之後到達驅動端。如果反射信號很強，疊加的波形就有可能會改變邏輯狀態。

（三）、高速信號的確定

上面我們定義了傳輸線效應發生的前提條件，但是如何得知線延時是否大於1/2驅動端的信號上升時間？ 一般地，信號上升時間的典型值可通過器件手冊給出，而信號的傳播時間在PCB設計中由實際布線長度決定。下圖為信號上升時間和允許的布線長度(延時)的對應關系。
PCB 板上每單位英寸的延時為 0.167ns.。但是，如果過孔多，器件管腳多，網線上設置的約束多，延時將增大。通常高速邏輯器件的信號上升時間大約為0.2ns。如果板上有GaAs晶元，則最大布線長度為7.62mm。
設Tr 為信號上升時間， Tpd 為信號線傳播延時。如果Tr≥4Tpd，信號落在安全區域。如果2Tpd≥Tr≥4Tpd，信號落在不確定區域。如果Tr≤2Tpd，信號落在問題區域。對於落在不確定區域及問題區域的信號，應該使用高速布線方法。

（四）、什麼是傳輸線

PCB板上的走線可等效為下圖所示的串聯和並聯的電容、電阻和電感結構。串聯電阻的典型值0.25-0.55 ohms/foot，因為絕緣層的緣故，並聯電阻阻值通常很高。將寄生電阻、電容和電感加到實際的PCB連線中之後，連線上的最終阻抗稱為特徵阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數越高，特徵阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那麼輸出的電流信號和信號最終的穩定狀態將不同，這就引起信號在接收端產生反射，這個反射信號將傳回信號發射端並再次反射回來。隨著能量的減弱反射信號的幅度將減小，直到信號的電壓和電流達到穩定。這種效應被稱為振盪，信號的振盪在信號的上升沿和下降沿經常可以看到。

（五）、傳輸線效應

基於上述定義的傳輸線模型，歸納起來，傳輸線會對整個電路設計帶來以下效應。
• 反射信號Reflected signals
• 延時和時序錯誤Delay & Timing errors
• 多次跨越邏輯電平門限錯誤False Switching
• 過沖與下沖Overshoot/Undershoot
• 串擾Inced Noise (or crosstalk)
• 電磁輻射EMI radiation

5.1 反射信號
如果一根走線沒有被正確終結(終端匹配)，那麼來自於驅動端的信號脈沖在接收端被反射，從而引發不預期效應，使信號輪廓失真。當失真變形非常顯著時可導致多種錯誤，引起設計失敗。同時，失真變形的信號對雜訊的敏感性增加了，也會引起設計失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身設計結果，還會造成整個系統的失敗。
反射信號產生的主要原因：過長的走線；未被匹配終結的傳輸線，過量電容或電感以及阻抗失配。

5.2 延時和時序錯誤
信號延時和時序錯誤表現為：信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。
通常在有多個接收端時會出現問題。電路設計師必須確定最壞情況下的時間延時以確保設計的正確性。信號延時產生的原因：驅動過載，走線過長。

5.3 多次跨越邏輯電平門限錯誤
信號在跳變的過程中可能多次跨越邏輯電平門限從而導致這一類型的錯誤。多次跨越邏輯電平門限錯誤是信號振盪的一種特殊的形式，即信號的振盪發生在邏輯電平門限附近，多次跨越邏輯電平門限會導致邏輯功能紊亂。反射信號產生的原因：過長的走線，未被終結的傳輸線，過量電容或電感以及阻抗失配。

5.4 過沖與下沖
過沖與下沖來源於走線過長或者信號變化太快兩方面的原因。雖然大多數元件接收端有輸入保護二極體保護，但有時這些過沖電平會遠遠超過元件電源電壓范圍，損壞元器件。

5.5 串擾
串擾表現為在一根信號線上有信號通過時，在PCB板上與之相鄰的信號線上就會感應出相關的信號，我們稱之為串擾。
信號線距離地線越近，線間距越大，產生的串擾信號越小。非同步信號和時鍾信號更容易產生串擾。因此解串擾的方法是移開發生串擾的信號或屏蔽被嚴重干擾的信號。
5.6 電磁輻射
EMI(Electro-Magnetic Interference)即電磁干擾，產生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面。EMI表現為當數字系統加電運行時，會對周圍環境輻射電磁波，從而干擾周圍環境中電子設備的正常工作。它產生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進行 EMI模擬的軟體工具，但EMI模擬器都很昂貴，模擬參數和邊界條件設置又很困難，這將直接影響模擬結果的准確性和實用性。最通常的做法是將控制EMI的各項設計規則應用在設計的每一環節，實現在設計各環節上的規則驅動和控制。

（六）、避免傳輸線效應的方法
針對上述傳輸線問題所引入的影響，我們從以下幾方面談談控制這些影響的方法。

6.1 嚴格控制關鍵網線的走線長度
如果設計中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應的問題。現在普遍使用的很高時鍾頻率的快速集成電路晶元更是存在這樣的問題。解決這個問題有一些基本原則：如果採用CMOS或TTL電路進行設計，工作頻率小於10MHz，布線長度應不大於7英寸。工作頻率在50MHz布線長度應不大於1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。對於GaAs晶元最大的布線長度應為0.3英寸。如果超過這個標准，就存在傳輸線的問題。

6.2 合理規劃走線的拓撲結構
解決傳輸線效應的另一個方法是選擇正確的布線路徑和終端拓撲結構。走線的拓撲結構是指一根網線的布線順序及布線結構。當使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主幹走線上的分支走線所扭曲。通常情形下，PCB走線採用兩種基本拓撲結構，即菊花鏈(Daisy Chain)布線和星形(Star)分布。
對於菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信號特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實際設計中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應該是：Stub Delay <= Trt *0.1.
例如，高速TTL電路中的分支端長度應小於1.5英寸。這種拓撲結構佔用的布線空間較小並可用單一電阻匹配終結。但是這種走線結構使得在不同的信號接收端信號的接收是不同步的。
星形拓撲結構可以有效的避免時鍾信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。採用自動布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應和連線的特徵阻抗相匹配。這可通過手工計算，也可通過CAD工具計算出特徵阻抗值和終端匹配電阻值。

在上面的兩個例子中使用了簡單的終端電阻，實際中可選擇使用更復雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用於信號工作比較穩定的情況。這種方式最適合於對時鍾線信號進行匹配處理。其缺點是RC匹配終端中的電容可能影響信號的形狀和傳播速度。
串聯電阻匹配終端不會產生額外的功率消耗，但會減慢信號的傳輸。這種方式用於時間延遲影響不大的匯流排驅動電路。 串聯電阻匹配終端的優勢還在於可以減少板上器件的使用數量和連線密度。
最後一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優點是不會拉低信號，並且可以很好的避免雜訊。典型的用於TTL輸入信號(ACT, HCT, FAST)。
此外，對於終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。
垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會出現漂移，在最壞的情況下電阻成為開路，造成PCB走線終結匹配失效，成為潛在的失敗因素。

6.3 抑止電磁干擾的方法
很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復雜的設計採用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可採用"表面積層"技術"Build-up"設計製做PCB來實現。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用於貫穿這些層的微孔的組合來實現 ，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對走線的拓撲結構有巨大的影響，這意味著縮小的電流迴路，縮小的分支走線長度，而電磁輻射近似正比於電流迴路的面積；同時小體積特徵意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流迴路減小，提高電磁兼容特性。

6.4 其它可採用技術
為減小集成電路晶元電源上的電壓瞬時過沖，應該為集成電路晶元添加去耦電容。這可以有效去除電源上的毛刺的影響並減少在印製板上的電源環路的輻射。
當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時，其平滑毛刺的效果最好。這就是為什麼有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。
任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。
如果沒有電源層，那麼長的電源連線會在信號和迴路間形成環路，成為輻射源和易感應電路。
走線構成一個不穿過同一網線或其它走線的環路的情況稱為開環。如果環路穿過同一網線其它走線則構成閉環。兩種情況都會形成天線效應(線天線和環形天線)。天線對外產生EMI輻射，同時自身也是敏感電路。閉環是一個必須考慮的問題，因為它產生的輻射與閉環面積近似成正比。

結束語
高速電路設計是一個非常復雜的設計過程，ZUKEN公司的高速電路布線演算法(Route Editor)和EMC/EMI分析軟體(INCASES,Hot-Stage)應用於分析和發現問題。本文所闡述的方法就是專門針對解決這些高速電路設計問題的。此外，在進行高速電路設計時有多個因素需要加以考慮，這些因素有時互相對立。如高速器件布局時位置靠近，雖可以減少延時，但可能產生串擾和顯著的熱效應。因此在設計中，需權衡各因素，做出全面的折衷考慮；既滿足設計要求，又降低設計復雜度。高速PCB設計手段的採用構成了設計過程的可控性，只有可控的，才是可靠的，也才能是成功的！
參考資料：高速PCB設計指南

4. PCB板技術的高速PCB設計調整走線長度

數字系統對時序要求嚴格，為了滿足信號時序的要求，對PCB上的信號走線長內度進行容調整已經成為PCB設計工作的一部分。調整走線長度包括兩個方面：相對的和絕對的。
所謂相對的就是要求走線長度保持一致，保證信號同步到達若干個接收器。有時候在PCB上的一組信號線之間存在著相關性，比如匯流排，就需要對其長度進行校正，因為需要信號在接收端同步。其調整方法就是找出其中最長的那根走線，然後將其他走線調整到等長。
而絕對的要求是控制兩個器件之間的走線延遲為某一個值，比如器件A、B之間的延遲為Ins，而這樣的要求往往由高速電路設計者提出，而由PCB工程師去實現。要滿足這個要求，就必須知道信號的傳播速度c但需要注意，信號傳播速度是和PCB的材料、走線的結構、走線的寬度、過孔等因素相關的。知道了信號傳播速度，就知道了要求的走線延遲對應的走線長度。

5. PCB布線的步驟是怎樣的怎麼規劃走線啊！（新手請多指教！）

1、按電路模塊進行布局，實現同一功能的相關電路稱為一個模塊，電路模塊中的元件應採用就近集中原則，同時數字電路和模擬電路分開;

2、定位孔、標准孔等非安裝孔周圍1.27mm 內不得貼裝元、器件，螺釘等安裝孔周圍3.5mm(對於M2.5)、4mm(對於M3)內不得貼裝元器件;

3、卧裝電阻、電感(插件)、電解電容等元件的下方避免布過孔，以免波峰焊後過孔與元件殼體短路;

4、元器件的外側距板邊的距離為5mm;

5、貼裝元件焊盤的外側與相鄰插裝元件的外側距離大於2mm;

6、金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰，不能緊貼印製線、焊盤，其間距應大於2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側距板邊的尺寸大於3mm;

7、發熱元件不能緊鄰導線和熱敏元件;高熱器件要均衡分布;

8、電源插座要盡量布置在印製板的四周，電源插座與其相連的匯流條接線端應布置在同側。特別應注意不要把電源插座及其它焊接連接器布置在連接器之間，以利於這些插座、連接器的焊接及電源線纜設計和扎線。電源插座及焊接連接器的布置間距應考慮方便電源插頭的插拔;

規劃走線時，需注意以下幾點

1、輸入端與輸出端的邊線應避免相鄰平行， 以免產生反射干擾。必要時應加地線隔離；兩相鄰層的布線要互相垂直，平行容易產生寄生耦合。

2、地線＞電源線＞信號線，通常信號線寬為：8mil～12mil；電源線為50mil～100mil。對數字電路的PCB可用寬的地導線組成一個迴路, 即構成一個地網來使用(模擬電路的地不能這樣使用)

3、可以用一些孤島銅，然後將其連接到地平面上。

4、在PCB板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的介面處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

5、實在沒地方布線，可考慮布在VCC層，其次考慮GND層。

6、標准元器件兩腿之間的距離為100mil(2.54mm),所以網格系統的基礎一般就定為100mil(2.54 mm)或小於100mil的整倍數，如：50mil、25mil、20mil等。

一般布局時選擇50mil網格，布線選擇5mil網格，孔距和器件距離設為25mil（讓器件之間可以走線）

7、板邊的鋪銅要距離板邊20mil。

8、PCB 板上延時為 0.167ns/inch.。但是，如果過孔多，器件管腳多，網線上設置的約束多，延時將增大。

9、線徑越寬，距電源/地越近，或隔離層的介電常數越高，特徵阻抗就越小。

10、PCB板上的走線可等效為串聯和並聯的電容、電阻和電感結構。串聯電阻的典型值0.25-0.55 ohms/英尺。並聯電阻阻值通常很高。

11、如果採用CMOS或TTL電路進行設計，工作頻率小於10MHz，布線長度應不大於7英寸。工作頻率在50MHz布線長度應不大於1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。

12、任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。

(5)高速電路布線擴展閱讀：

PCB布線的常見規則

1、連線精簡原則：

連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻迴路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。

2、安全載流原則：

銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決於以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標准），可以根據這個基本的關系對導線寬度進行適當的考慮。

3、電磁抗干擾原則：

電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。

6. 有做高速電路LAYOUT的嗎高速電路是怎麼定義的

二）、什麼是高速電路 通常認為如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經佔到了整個電子系統一定的份量（比如說１／３），就稱為高速電路。 實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿（或稱信號的跳變）引發了信號傳輸的非預期結果。因此，通常約定如果線傳播延時大於1/2數字信號驅動端的上升時間，則認為此類信號是高速信號並產生傳輸線效應。 信號的傳遞發生在信號狀態改變的瞬間，如上升或下降時間。信號從驅動端到接收端經過一段固定的時間，如果傳輸時間小於1/2的上升或下降時間，那麼來自接收端的反射信號將在信號改變狀態之前到達驅動端。反之，反射信號將在信號改變狀態之後到達驅動端。如果反射信號很強，疊加的波形就有可能會改變邏輯狀態。（三）、高速信號的確定 上面我們定義了傳輸線效應發生的前提條件，但是如何得知線延時是否大於1/2驅動端的信號上升時間？ 一般地，信號上升時間的典型值可通過器件手冊給出，而信號的傳播時間在PCB設計中由實際布線長度決定。下圖為信號上升時間和允許的布線長度(延時)的對應關系。 PCB 板上每單位英寸的延時為 0.167ns.。但是，如果過孔多，器件管腳多，網線上設置的約束多，延時將增大。通常高速邏輯器件的信號上升時間大約為0.2ns。如果板上有GaAs晶元，則最大布線長度為7.62mm。 設Tr 為信號上升時間， Tpd 為信號線傳播延時。如果Tr≥4Tpd，信號落在安全區域。如果2Tpd≥Tr≥4Tpd，信號落在不確定區域。如果Tr≤2Tpd，信號落在問題區域。對於落在不確定區域及問題區域的信號，應該使用高速布線方法。

7. PCB布線的常見規則

1.連線精簡原則：

連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻迴路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。

2.安全載流原則：

銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決於以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標准），可以根據這個基本的關系對導線寬度進行適當的考慮。

3.電磁抗干擾原則：

電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。

(7)高速電路布線擴展閱讀：

布線作為PCB設計過程的重中之重，這將直接影響PCB板的性能好壞，設計過程也最繁瑣，要求更高。雖然現在很多高級的EDA工具提供了自動布線功能，而且也相當智能化，但是自動布線並不能保證100%的布通率。

因此，很多工程師對自動布線的結果並不滿意，手工布線現在還是大部分工程師的選擇，通過進行電器規則約束布線，以達到信號完整性的要求。

PCB的層數可以分為單層，雙層和多層的，單層現在基本淘汰了。雙層板現在音響系統中用的挺多，一般是作為功放粗狂型的板子，多層板就是指4層及4層以上的板，對於元器件的密度要求不高的一般來講4層就足夠了。

從過孔的角度可以分成通孔，盲孔，和埋孔。通孔就是一個孔是從頂層直接通到底層的;盲孔是從頂層或底層的孔穿到中間層，然後就不繼續穿了，這個好處就是這個過孔的位置不是從頭堵到尾的，其他層在這個過孔的位置上還是可以走線的;埋孔就是這個過孔是中間層到中間層的，被埋起來的，表面是完全看不到。

8. pcb布線規則問題

一般情況下,建議不使用PCB的自動布線,自動布線的走線只是一味的將引腳的兩端連接起來版,不會考慮到名元權件的特殊性能時的走線要求的.如果樓主一定要自動布線,則要看你做的PCB是幾層的了,如果是單層走線的話,只要PCB夠大就不會出現交叉,如果是多層的話,那麼頂層走線設置為橫向,底層線設置從縱向就行了.

9. 《Cadence高速電路板設計與模擬(第4版)—原理圖與PCB設計電子版

《Cadence高速電抄路板設計與模擬原理圖襲與PCB設計》作者是周潤景。

10. PCB板布線有什麼經驗可談！！！

1 電源、地線的處理 既使在整個PCB板中的布線完成得都很好，但由於電源、 地線的考慮不周到而引起的干擾，會使產品的性能
下降，有時甚至影響到產品的成功率。所以對電、 地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證
產品的質量。 對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因， 現只對降低式抑制噪音作
以表述： 眾所周知的是在電源、地線之間加上去耦電容。 盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：
地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm 對數字電路的PCB可
用寬的地導線組成一個迴路, 即構成一個地網來使用(模擬電路的地不能這樣使用) 用大面積銅層作地線用,在印製板上把沒被用上
的地方都與地相連接作為地線用。或是做成多層板，
電源，地線各佔用一層。
2、數字電路與模擬電路的共地處理 現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合
構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。 數字電路的頻率高，模擬電路的敏感度
強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB
內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的介面
處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

3、信號線布在電（地）層上 在多層印製板布線時，由於在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會
給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其
次才是地層。因為最好是保留地層的完整性。

4、大面積導體中連接腿的處理 在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就
電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易
造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，
可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。

5、布線中網路系統的作用 在許多CAD系統中，布線是依據網路系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的
數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無
效的，如被元件腿的焊盤佔用的或被安裝孔、定們孔所佔用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密
合理的網格系統來支持布線的進行。 標准元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸
(2.54 mm)或小於0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

6、設計規則檢查（DRC） 布線設計完成後，需認真檢查布線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是
否符合印製板生產工藝的需求，一般檢查有如下幾個方面： 線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔
與貫通孔之間的距離是否合理，是否滿足生產要求。 電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗
）？在PCB中是否還有能讓地線加寬的地方。 對於關鍵的信號線是否採取了最佳措施，如長度最短，加保護線，輸入線及輸出線
被明顯地分開。 模擬電路和數字電路部分，是否有各自獨立的地線。 後加在PCB中的圖形（如圖標、注標）是否會造成信號短
路。 對一些不理想的線形進行修改。 在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字元標志
是否壓在器件焊盤上，以免影響電裝質量。 多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短
路。概述 本文檔的目的在於說明使用PADS的印製板設計軟體PowerPCB進行印製板設計的流程和一些注意事項，為一個工作組的
設計人員提供設計規范，方便設計人員之間進行交流和相互檢查。

2、設計流程 PCB的設計流程分為網表輸入、規則設置、元器件布局、布線、檢查、復查、輸出六個步驟.

2.1 網表輸入
網表輸入有兩種方法，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist，應用OLE功能，可以隨時保
持原理圖和PCB圖的一致，盡量減少出錯的可能。

另一種方法是直接在PowerPCB中裝載網表，選擇File->Import，將原理圖生成的網表輸入進來。

2.2 規則設置 如果在原理圖設計階段就已經把PCB的設計規則設置好的話，就不用再進行設置
這些規則了，因為輸入網表時，設計規則已隨網表輸入進PowerPCB了。如果修改了設計規則，必須同步原理圖，保證原理圖和PCB
的一致。除了設計規則和層定義外，還有一些規則需要設置，比如Pad Stacks，需要修改標准過孔的大小。如果設計者新建了一個
焊盤或過孔，一定要加上Layer 25。
注意： PCB設計規則、層定義、過孔設置、CAM輸出設置已經作成預設啟動文件，名稱為Default.stp，網表輸入進來以後，按照
設計的實際情況，把電源網路和地分配給電源層和地層，並設置其它高級規則。在所有的規則都設置好以後，在PowerLogic中，
使用OLE PowerPCB Connection的Rules From PCB功能，更新原理圖中的規則設置，保證原
理圖和PCB圖的規則一致。

2.3 元器件布局 網表輸入以後，所有的元器件都會放在工作區的零點，重疊在一起，下一步的工作就是把這些元器件分開，按照
一些規則擺放整齊，即元器件布局。PowerPCB提供了兩種方法，手工布局和自動布局。

2.3.1 手工布局
1. 工具印製板的結構尺寸畫出板邊（Board Outline）。
2. 將元器件分散（Disperse Components），元器件會排列在板邊的周圍。
3. 把元器件一個一個地移動、旋轉，放到板邊以內，按照一定的規則擺放整齊。

2.3.2 自動布局 PowerPCB提供了自動布局和自動的局部簇布局，但對大多數的設計來說，效果並不理想，不推薦使用。

2.3.3 注意事項
a. 布局的首要原則是保證布線的布通率，移動器件時注意飛線的連接，把有連線關系的器件放在一起
b. 數字器件和模擬器件要分開，盡量遠離 c. 去耦電容盡量靠近器件的VCC
d. 放置器件時要考慮以後的焊接，不要太密集
e. 多使用軟體提供的Array和Union功能，提高布局的效率
2.4 布線 布線的方式也有兩種，手工布線和自動布線。
PowerPCB提供的手工布線功能十分強大，包括自動推擠、在線設計規則檢查（DRC），自動布線由Specctra的布線引擎進行，通常
這兩種方法配合使用，常用的步驟是手工—自動—手工。

2.4.1 手工布線
1. 自動布線前，先用手工布一些重要的網路，比如高頻時鍾、主電源等，這些網路往往對走線距離、線寬、線間距、屏蔽等有特殊
的要求；另外一些特殊封裝，如BGA，自動布線很難布得有規則，也要用手工布線。
2. 自動布線以後，還要用手工布線對PCB的走線進行調整。

2.4.2 自動布線 手工布線結束以後，剩下的
網路就交給自動布線器來自布。選擇Tools->SPECCTRA，啟動Specctra布線器的介面，設置好DO文件，按Continue就啟動了Specctra
布線器自動布線，結束後如果布通率為100%，那麼就可以進行手工調整布線了；如果不到100%，說明布局或手工布線有問題，需要
調整布局或手工布線，直至全部布通為止。

2.4.3 注意事項
a. 電源線和地線盡量加粗
b. 去耦電容盡量與VCC直接連接
c. 設置Specctra的DO文件時，首先添加Protect all wires命令，保護手工布的線不被自動布線器重布
d. 如果有混合電源層，應該將該層定義為Split/mixed Plane，在布線之前將其分割，布完線之後，使用Pour Manager的Plane
Connect進行覆銅
e. 將所有的器件管腳設置為熱焊盤方式，做法是將Filter設為Pins，選中所有的管腳，修改屬性，在Thermal選項前打勾
f. 手動布線時把DRC選項打開，使用動態布線（Dynamic Route）

2.5 檢查 檢查的項目有間距（Clearance）、連接性（Connectivity）、高速規則（High Speed）和電源層（Plane），這些項目
可以選擇Tools->Verify Design進行。如果設
置了高速規則，必須檢查，否則可以跳過這一項。檢查出錯誤，必須修改布局和布線。 注意： 有些錯誤可以忽略，例如有些接
插件的Outline的一部分放在了板框外，檢查間距時會出錯；另外每次修改過走線和過孔之後，都要重新覆銅一次。

2.6 復查 復查根據「PCB檢查表」，內容包括設計規則，層定義、線寬、間距、焊盤、過孔設置；還要重點復查器件布局的合理
性，電源、地線網路的走線，高速時鍾網路的走線與屏蔽，去耦電容的擺放和連接等。復查不合格，設計者要修改布局和布線，合
格之後，復查者和設計者分別簽字。

2.7 設計輸出 PCB設計可以輸出到列印機或輸出光繪文件。列印機可以把PCB分層列印，便於設計者和復查者檢查；光繪文件交給
制板廠家，生產印製板。光繪文件的輸出十分重要，關繫到這次設計的成敗，下面將著重說明輸出光繪文件的注意
事項。

a. 需要輸出的層有布線層（包括頂層、底層、中間布線層）、電源層（包括VCC層和GND層）、絲印層（包括頂層絲印、底層絲印）
、阻焊層（包括頂層阻焊和底層阻焊），另外還要生成鑽孔文件（NC Drill） b. 如果電源層設置為Split/Mixed，那麼在Add
Document窗口的Document項選擇Routing，並且每次輸出光繪文件之前，都要對PCB圖使用Pour Manager的Plane Connect進行覆銅；
如果設置為CAM Plane，則選擇Plane，在設置Layer項的時候，要把Layer25加上，在Layer25層中選擇Pads和Viasc. 在設備設置窗口
（按Device Setup），將Aperture的值改為199 d. 在設置每層的Layer時，將Board Outline選上

e. 設置絲印層的Layer時，不要選擇Part Type，選擇頂層（底層）和絲印層的Outline、Text、Line

f. 設置阻焊層的Layer時，選擇過孔表示過孔上不加阻焊，不選過孔表示家阻焊，視具體情況確定

g. 生成鑽孔文件時，使用PowerPCB的預設設置，不要作任何改動

h. 所有光繪文件輸出以後，用CAM350打開並列印，由設計者和復查者根據「PCB檢查表」檢查過孔（via）是多層PCB的重要組
成部分之一，鑽孔的費用通常佔PCB制板費用的30%到40%。
簡單的說來，PCB上的每一個孔都可以稱之為過孔。從作用上看，過孔可以分成兩類：一是用作各層間的電氣連接；
二是用作器件的固定或定位。如果從工藝製程上來說，這些過孔一般又分為三類，即盲孔(blind via)、埋孔(buried via)和通孔
(through via)。盲孔位於印刷線路板的頂層和底層表面，具有一定深度，用於表層線路和下面的內層線路的連接，孔的深度通常不
超過一定的比率(孔徑)。埋孔是指位於印刷線路板內層的連接孔，它不會延伸到線路板的表面。上述兩類孔都位於線路板的內層，
層壓前利用通孔成型工藝完成，在過孔形成過程中可能還會重疊做好幾個內層。第三種稱為通孔，這種孔穿過整個線路板，可用於實
現內部互連或作為元件的安裝定位孔。由於通孔在工藝上更易於實現，成本較低，所以絕大部分印刷電路板均使用它，而不用另外兩
種過孔。以下所說的過孔，沒有特殊說明的，均作為通孔考慮。 從設計的角度來看，一個過孔主要由兩個部分組成，一是中間的鑽孔
（drill hole）,二是鑽孔周圍的焊盤區，見下圖。這兩部分的尺寸大小決定了過孔的大小。很顯然，在高速,高密度的PCB設計時，設
計者總是希望過孔越小越好，這樣板上可以留有更多的布線空間，此外，過孔越小，其自身的寄生電容也越小，更適合用於高速電路。
但孔尺寸的減小同時帶來了成本的增加，而且過孔的尺寸不可能無限制的減小，它受到鑽孔(drill)和電鍍（plating）等工藝技術的
限制：孔越小，鑽孔需花費的時間越長，也越容易偏離中心位置；且當孔的深度超過鑽孔直徑的6倍時，就無法保證孔壁能均勻鍍銅。
比如，現在正常的一塊6層PCB板的厚度（通孔深度）為50Mil左右，所以PCB廠家能提供的鑽孔直徑最小隻能達到8Mil。 二、過孔的寄
生電容 過孔本身存在著對地的寄生電容，如果已知過孔在鋪地層上的隔離孔直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材
介電常數為ε,則過孔的寄生電容大小近似於： C=1.41εTD1/(D2-D1) 過孔的寄生電容會給電路造成的主要影響是延長了信號的上升
時間，降低了電路的速度。舉例來說，對於一塊厚度為50Mil的PCB板，如果使用內徑為10Mil，焊盤直徑為20Mil的過孔，焊盤與地鋪
銅區的距離為32Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，
這部分電容引起的上升時間變化量為：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。從這些數值可以看出，盡管單個過孔的寄生
電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，設計者還是要慎重考慮的。

三、過孔的寄生電感 同樣，過孔存在寄生電容的同時也存在著寄生電感，在高速數字電路的設計中，過孔的寄生電感帶來的危害
往往大於寄生電容的影響。它的寄生串聯電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。我們可以用下面的公式來簡
單地計算一個過孔近似的寄生電感： L=5.08h[ln(4h/d)+1]其中L指過孔的電感，h是過孔的長度，d是中心鑽孔的直徑。從式中可以
看出，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度。仍然採用上面的例子，可以計算出過孔的電感為：L=
5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信號的上升時間是1ns，那麼其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這樣
的阻抗在有高頻電流的通過已經不能夠被忽略，特別要注意，旁路電容在連接電源層和地層的時候需要通過兩個過孔，這樣過孔的
寄生電感就會成倍增加。

四、高速PCB中的過孔設計 通過上面對過孔寄生特性的分析，我們可以看到，在高速PCB設計中，看似簡單的過 孔往往也會給電路
的設計帶來很大的負面效應。為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到：

1、從成本和信號質量兩方面考慮，選擇合理尺寸的過孔大小。比如對6-10層的內 存模塊PCB設計來說，選用10/20Mil（鑽孔/焊盤）
的過孔較好，對於一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil的過孔。目前技術條件下，很難使用更小尺寸的過孔了。對
於電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗。

2、上面討論的兩個公式可以得出，使用較薄的PCB板有利於減小過孔的兩種寄 生參數。

3、PCB板上的信號走線盡量不換層，也就是說盡量不要使用不必要的過孔。

4、電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好，因為它們會 導致電感的增加。同時電源和地的引線要盡可能粗，
以減少阻抗。

5、在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的迴路。甚至可以在PCB板上大量放置一些多餘的接地過孔。當
然，在設計時還需要靈活多變。前面討論的過孔模型是每層均有焊盤的情況，也有的時候，我們可以將某些層的焊盤減小甚至去掉。
特別是在過孔密度非常大的情況下，可能會導致在鋪銅層形成一個隔斷迴路的斷槽，解決這樣的問題除了移動過孔的位置，我們還可
以考慮將過孔在該鋪銅層的焊盤尺寸減小。

設計負載能力大於 實際應用負載