蘊含門電路

❶ 邏輯函數的最簡與或式是唯一的嗎

不一定是唯一的，比如用卡諾圖化簡時，最小項的圈法不唯一，就會導致出現不一樣的最簡式。
卡諾圖是邏輯函數的一種圖形表示。一個邏輯函數的卡諾圖就是將此函數的最小項表達式中的各最小項相應地填入一個方格圖內，此方格圖稱為卡諾圖。 卡諾圖的構造特點使卡諾圖具有一個重要性質:可以從圖形上直觀地找出相鄰最小項。兩個相鄰最小項可以合並為一個與項並消去一個變數。

1.運用卡諾圖求函數最簡"與-或"表達式
(1)一般步驟:
第一步:作出函數的卡諾圖。
第二步:在卡諾圖上圈出函數的全部質蘊涵項。按照卡諾圖上最小項的合並規律，對函數F卡諾圖中的1方格畫卡諾圈。為了圈出全部質蘊涵項，畫卡諾圈時在滿足合並規律的前題下應盡可能大，若卡諾圈不可能被更大的卡諾圈包圍，則對應的"與"項為質蘊涵項。
第三步:從全部質蘊涵項中找出所有必要質蘊涵項。在卡諾圖上只被一個卡諾圈包圍的最小項被稱為必要最小項，包含必要最小項的質蘊涵項即必要質蘊涵項。為了保證所得結果無一遺漏地覆蓋函數的所有最小項，函數表達式中必須包含所有必要質蘊涵項。
第四步:求出函數的最簡質蘊涵項集。若函數的所有必要質蘊涵項尚不能覆蓋卡諾圖上的所有1方格，則從剩餘質蘊涵項中找出最簡的所需質蘊涵項，使它和必要質蘊涵項一起構成函數的最小覆蓋。

2.歸納起來，卡諾圖化簡的原則是:
①在覆蓋函數中的所有最小項的前提下，卡諾圈的個數達到最少。
②在滿足合並規律的前提下卡諾圈應盡可能大。
③根據合並的需要，每個最小項可以被多個卡諾圈包圍。

3.求函數的最簡"或-與"表達式
當需要求一個函數的最簡"或-與"表達式時，可採用"兩次取反法"。
具體如下:
① 先求出函數F的反函數F的最簡"與-或"表達(合並卡諾圖上的0方格);
② 然後對F的最簡"與-或"表達式取反，從而得到函數F的最簡"或-與"表達式。
卡諾圖化簡邏輯函數具有方便、直觀、容易掌握等優點。但依然帶有試湊性。尤其當變數個數大於6時，畫圖以及對圖形的識別都變得相當復雜。

❷ 窮灶門，富水缸的意思

「窮灶門，富水缸」是一句諺語，意思是灶門口要少放柴，水缸里要多放水，指須時刻預防火災。

富水缸，其實在以前家家戶戶使用水缸的年代，還有更深刻的含義。以前農村相親，女方家會看男方家廚房裡的水缸，看看水缸滿不滿。如果水缸裝滿了水，說明這家人很勤快，過日子有備無患，防患於未然，是一方面的優點，有利於促進相親成功；

如果水缸里水少或者沒有水，女方就會認為這家人比較懶惰，做什麼事情也沒有規劃，日子是得過且過，不懂未雨綢繆，就會給相親帶來消極影響。

這種以小見大的判斷雖然並不絕對，但是，還是有一定的道理。話說回來，現在相親，雖然看重男方的方面不一樣，在農村看水缸也只是一個梗，本質上也是看好男方有勤勞的品質為佳。

(2)蘊含門電路擴展閱讀：

「窮灶門，富水缸」這句老話，對於現在的人們來說，雖然廚房做飯形式有了很大改變，現在農村的房屋建築，多採用鋼筋混凝土材料建成，廚房裡做飯用的「燃料」也多樣化，並不都是用柴火做飯。但是，村裡人每年還會在廚房裡張貼「小心火燭。」其意義還是警示人們，水火無情，要防患於未然。

因為無論我們是用電、燃氣、煤或者柴火做飯，都需要熱量來烹飪食物，無論用哪種模式「生火」做飯，在正確的操作下，稍加註意都是很安全，沒有什麼隱患。比如：用電後及時關電路，時常檢修線路和水管等；

用燃氣後記得及時關緊閥門，家裡長時間沒人的情況下，記得關閉好總閥門；用煤要保持廚房的通透性佳，注意煤氣的安全隱患；用柴火做飯的廚房，還是要「小心火燭」，窮灶門，富水缸，有備無患。

❸ 高分跪求一篇文獻綜述，最好是社會科學類的。

集成電路研究綜述
（塗希文）

【摘要】： 集成電路（IC）是二十世紀重要的發明之一。它被廣泛地應用於國民經濟和社會的一切領域,其發展規模和技術水平已成為衡量國家地位和綜合國力的重要標志之一。IC產業是知識密集、技術密集和資金密集型產業，世界集成電路產業發展異常迅速，技術進步日新月異。IC技術作為推動國民經濟和社會信息化的關鍵技術,關繫到國家產業競爭力和國家信息安全。雖然目前中國IC產業無論從質還是從量來說都不算發達，但伴隨著全球產業東移的大潮，中國的經濟穩定增長，巨大的內需市場，以及充裕的各類人才和豐富的自然資源，可以說中國集成電路產業的發展盡得天時、地利、人和之勢，將會崛起成為新的世界IC製造中心。本文在研究過程中，對集成電路的發展歷程進行了回顧，並對當今世界IC產業的主要國家及區域的現狀及未來計劃進行調研,結合我國的IC產業的發展現狀進行了深入分析，本文欲拋磚引玉，共同探討中國IC的振興之路。本文共分六章。第一章，導論，分析研究的背景和本文研究的意義。第二章，集成電路產業的國際比較，對於集成電路的發發展進行了回顧,著重介紹美國、日本、韓國和我國台灣地區的集成電路發展歷程,並深入分析了其能處於世界領先地位的原因。 第三章主要介紹了我國集成電路的發展歷程,並在大量數據分析的基礎上深入剖析我國集成電路的發展歷程、現狀、存在的問題並預測了我國集成電路的發展趨勢。第四章，提出了構建我國集成電路自主創新戰略的戰略指導思想與原則。 第五章，研究我國集成電路自主創新戰略的對策和措施。第六章，全文總結與展望。綜合並集成前面各章的相關結論,得出一些綜合性結論要點。集成電路發展研究是一個新課題,本文盡管做了一些研究,但仍然存在不足,很多重要的問題還有待於今後更為深入的研究和思考。

【關鍵詞】：集成電路 集成電路產業 現狀 趨勢 對策

集成電路是以半導體材料為基片，經加工製造，將元氣、有源器件和五連線集成在基片內部、表面或基片之上，執行某種電子功能的微型電路。從20世紀50年代開始，集成電路製造技術經歷了從小規模集成（SSI) 、中規模集成（MSI）到大規模集成（LSI）階段，乃至進入超大規模集成（VLSI）和甚大規模集成（Ultra Large Scale Integration,ULSI)階段。尤其在過去的30年中，集成電路幾乎完全遵循摩爾定律發展，即集成電路的集成度每隔18個月就翻一番。進入20世紀90年代以及21世紀以後，其設計規模由VLSI、ULSI向G規模集成（Giga-Scale Integration,GSI)的方向發展，於是，越來越多的功能，甚至是一個完整的系統都能夠被集成到單個晶元之中。電子系統設計已從板上系統（System on Board,SoB)、多晶元模塊（Multi-Chip Moles,MCM)進入到系統級晶元（System on Chip,SoC)時代。集成電路的飛速發展體現出如下特點： 特徵尺寸越來越小，晶元面積越來越大，單片上的晶體管數目越來越多，時鍾頻率越來越高，電源電壓越來越低，布線層數越來越多，I/O引線越來越多。美國半導體工業協會SIA組織給出了1997年到2009年美國集成電路工藝發展趨勢。隨著集成度的提高，晶元內部晶體管數目越來越多，集成電路設計的復雜性越來越高，傳統的手工設計和適應小規模的設計模式已經不再適用。為了設計復雜的大規模集成電路，人們越來越藉助於電子設計自動化（EDA）工具。隨著科學技術的迅速發展，和對數字電路不斷增強的應用要求，集成電路的發展將對社會的法展起決定性的推動作用。

第一章 研究的背景與意義

全球IC的快速發展,對IC的研究也越來越多,跨國公司直接投資進入對東道國市場結構效應的影響成為國際投資研究的重要前沿領域之一。外商直接投資對東道國市場結構的影響在很大程度上取決於外資進入方式的選擇。不同的進入方式對東道國市場結構的影響是不同的,跨國公司與東道國本土企業之間的利益分配也是不同的。跨國公司紛紛進入中國集成電路產業,投資建廠,充分利用本地資源優勢,本土企業與跨國公司並存的情況下,本土企業面臨著發展的機遇和挑戰。新世紀IC產業的變遷為中國IC產業的崛起帶來了機遇，如果我們能抓住這一有利時機，中國不僅能成為IC產業的新興地區，更能成為世界IC強國。在世界IC產業風雲驟變之際，相對薄弱的中國IC產業蘊含著潛龍騰空的契機。

第二章 集成電路產業的國際比較

美國於1981年由國防部高級研究計劃局（DARPA）開始了MOSIS計劃。該計劃除了提供多項目晶片（MPW）服務外還訂出了一套與廠家無關的設計規則和元件庫，符合MOSIS規則的設計將可以在所有支持MOSIS規則的廠家進行生產。美國國家安全局（MOSA）和國家科學基金會（NSF）從1985年開始介入該計劃。支持該計劃的廠商有IBM、AMI、安捷倫、惠普、TSMC、SUPERTEX、PEREGRINE等，已經可以支持0.13微米的設計和製造。由於MOSIS計劃的實施卓有成效，其他國家紛紛效仿。
歐洲一直在跟蹤美國的MOSIS計劃。歐盟發起的EURO PRACTICE是一個面向工業界的類似美國MOSIS的集成電路組織，德國、比利時、義大利、法國、荷蘭、挪威、丹麥、英國、西班牙、瑞典、瑞士、愛爾蘭等十一個國家的61個生產、設計和培訓機構提供多種統一標準的包括多項目晶片在內的服務。
韓國的IDEC（IC DESIGN EDUCATIN CENTER）是在韓國政府和主要的半導體工業界與1995年成立的以培養人才為主的支持機構。
我國僅台灣省的國家晶片設計中心（成立於1991年）。其宗旨是「為提升基礎研究水準，建議成立類似美國MOSIS集成電路設計服務單位，提供微電子系統設計人員更方便之IC製造服務；並推廣IC設計概念至咨訊、通訊、消費性電子、精密機械、自動化、航天航空、光電等領域之產業及研究發展單位。」
此外，國際上對於CPU的研究與實驗性實施很多，而真正能夠生產的卻很少。主流體系結構的完整硬體描述層出不窮。歐洲空間局（ESA）公布了完整的SPARCV7和SPARCV8的HDL（VHDL,VERL LOG）描述。但是高速CPU的設計和實施關鍵卻是集中在集成電路版圖上，例如，美國DEC公司的ALPHA處理器在1992年就以0.75微米的工藝實現了64位處理器21064，並達到了200兆赫的時鍾頻率，稍後，以0.5和0.35微米的工藝實現了21164，分別達到了300和433兆赫的時鍾頻。中國遠落後於之,我國落後於其他國家的根本原因：一是缺乏自主知識產權 ，繼在上海、成都設立集成電路封裝測試工廠之後，英特爾公司宣布，將在大連投資25億美元建立該公司在亞洲的第一個300毫米晶圓工廠，這使英特爾成為繼法國STM公司之後，第二家在中國擁有完整產業鏈的國外半導體巨頭；二是落後在整體水平， 「從目前的情況看，我國在集成電路的總體設計能力方面提升較快，龍芯、眾志等都是中國自主設計的具有自主知識產權的晶元產品。」科技部高新技術發展及產業化司副司長廖小罕在接受《瞭望》新聞周刊采訪時表示，我國的主流晶元設計與美國相比還有幾年的差距，「這幾年就意味著差很多，因為在IT行業，產品的設計都是以月來計算的。」 廖小罕認為，集成電路設計是智力問題，只要我們有優秀的人才隊伍、有好的團隊，就能拉近與先進國家的距離，同時我們也有一定規模的晶元生產能力。但要形成規模化的集成電路裝備製造業，則需要一個很長的過程。與原子彈的生產不同，集成電路產業化涉及面非常廣，其發展在很大程度上體現一個國家的工業化水平。 總體上看，我國集成電路產業經過多年的發展，已初步形成了設計業、晶元製造業及封裝測試業三業並舉、相互協調的發展格局，但產業規模小，產業鏈不完善，裝備製造業有待逐步建立起來。
由於高端的晶元製造技術和設備關繫到國家整體經濟的競爭能力，關繫到國家戰略，所以我國一直沒有放棄發展計算機晶元產業的努力，「863」計劃和國家重大科技專項都把集成電路設計列入其中。我們在追趕，但別人進步更快，從整體上看，我國集成電路產業目前仍相對落後。而影響產業發展的瓶頸還是國家工業化水平低。
信息產業部中國電子信息產業發展研究院(賽迪集團)所屬的賽迪顧問半導體產業研究中心高級分析師李珂從另外的角度分析了我國集成電路產業的發展狀況。李珂介紹說，按照摩爾定律，半導體技術18個月就要前進一代，目前45納米技術最為先進，65納米技術次之，90納米技術為當下國際主流技術，在國內也是領先的。從技術水平看，我國集成電路近5年來發展極為迅速，國內領先的技術與國際水平相比大約有5年左右的差距，問題是整體水平相差很大。
集成電路生產中所需設備96%需要進口，原材料半數以上需要進口。如封裝過程中需要的金絲線，國內的生產工藝達不到要求，高純度的氣體、試劑等都需要從國外買進。「這些東西不是我們不能做，麻煩的是工藝和品質得不到保障。」李珂強調說。
國家發改委副主任張曉強指出，該項目是近幾年來中美經濟合作最大的項目之一，將對中國信息產業的發展帶來積極影響，並將從推動人才發展、改進基礎設施和產業供應鏈等方面，全面提升中國在全球高科技產業價值鏈中的地位，對中國東北老工業基地區域經濟和集成電路產業發展具有積極意義。
「但政府必須對此有清醒的認識，不管什麼樣的企業來華建廠，都不能替代自主發展、自主創新。只有我們自己不斷地創新發展，不斷地學習和積累自身的實力，才會有更多的發展機會、更多的話語權。」接受《瞭望》新聞周刊采訪的清華大學教授魏少軍強調。

第二章 我國集成電路的發展

2008年，中國集成電路晶元製造業產業規模比上年下滑1.3%，其衰退幅度甚至大於中國集成電路產業整體下滑的幅度。從往年的統計數據可以看到，2007年中國集成電路晶元製造業的增幅為23%，2006年增幅為32.5%，巨大的反差已足以說明晶元製造業所面臨的困難有多大。與2001年因網路泡沫破裂而導致的半導體產業急劇下滑相比，2008年全球半導體產業的衰退幅度雖然不像當年那樣大，但其波及的產業領域更廣，並且持續的時間還難以預測。受國際金融危機影響，2008年全國市場銷售額為5973億元，同比增長6.2％，這是中國集成電路市場首次出現個位數增長。來自工業和信息化部的數據顯示，2008年四季度，國內許多集成電路業工廠訂單量減少10％以上，產能利用率不足30％。2008年全年電子信息產品進出口總額8854.3億美元，同比增長10％，增速比上年同期下降13.4個百分點。其中，11月電子信息產品月進出口額出現負增長。2009年3月，我國集成電路出口約38.94億個，出口總金額約為16.86億美元，比2月增長19.4%，比2008年同期減少13.9%。1-3月，我國集成電路累計出口約87.12億個，比2008年同期減少19.7%；累計出口總金額約為42.52億美元，比2008年同期減少21.5%。2008年下半年開始的全球金融危機對我國集成電路出口造成了很大影響。從2008年11月開始，我國集成電路出口額首次出現同比負增長。截止2009年3月底，我國集成電路的出口額已經連續5個月同比出現負增長。其中，1月份的同比降幅最大，達37.6%；2月和3月的同比降幅有所趨緩，分別為12.3%和13.9%。1月、2月和3月集成電路的出口金額呈逐月上升趨勢，但由於全球金融危機餘波還未消散，對我國集成電路出口的深遠影響還有待觀察。2008年11月，國家宣布今後3年，鐵路建設投資將達到3.5萬億元，作為相關產業的集成電路行業將從中獲益。國務院不久前出台的電子信息產業調整振興規劃又明確指出，將「建立自主可控的集成電路產業體系」，「加大投入，集中力量實施集成電路升級」。對國內集成電路行業來說，政策環境正在不斷改善，都將為行業創造良好的外部環境。中小企業應緊緊抓住擴大內需為集成電路產業帶來的機遇，重點開拓新市場和技術應用新領域，提高創新能力，努力實現企業在特定領域技術和產品的領先優勢。
2009年國內集成電路產業仍將保持增長的態勢，但增幅將繼續回落。預計2009年產業的整體增幅在4%左右。從2008年國內集成電路設計、晶元製造與封裝測試業的發展情況看，產業均受市場的低迷影響，製造業所受的影響最為明顯。全年晶元製造業規模增速僅為1%，各主要晶元製造企業均不同程度出現產能閑置、業績下滑的情況。封裝測試業雖然也普遍遇到訂單下降、開工率不足的問題，但情況相對較好，全年的行業增幅在7%左右。
除了與別國技術上的差異外，另外一個值得注意的情況是，很多通用的體系結構及其細節都被人申請了專利，這個情況使得我國的工作很難進行，需要國家高層領導人站在國家和民族戰略利益的高層次以國家行為進行協調。
今天，我國已經具備了物質條件和一定的技術能力，因為我國境內已建成和在建一批集成電路生產線，其生產工藝及參數可以掌握和控制。同時我國已經擁有一些關於集成電路體系結構和數字與模擬設計的專門人才，通過政府的主導，合理組織這些資源，使我國在集成電路和微處理器方面突飛猛進是可能的。

第四章 構建我國集成電路創新戰略
就目前形式來看，我國要研究集成電路的發展規律，形成共識；要統一規劃，集中領導；要完善創新體系，加快技術創新；要抓住信息產業轉移機遇，優化產業鏈結構；要向高技術密集、新知識密集轉移；要增強、提升大公司的國際競爭力；要解決好我國IC發展的關鍵問題；要加強海峽兩岸IC產業的合作；要提高我國 IC 產業發展的可持續性等。總之，集成電路產業是信息產業和現代製造業的核心戰略產業，其已成為一些國家信息產業發展中的重中之重。集成電路設計要與整機開發相結合，積極支持有條件的整機企業建立集成電路設計中心，設計開發市場較大的整機所需的各種專用集成電路和系統級晶元。開發生產有自主知識產權集成電路產品，有條件地逐步擴大國內現有的集成電路生產線的生產能力，加強工藝技術、生產技術的研究與開發，加快現有生產線的技術升級，形成規模生產能力，提高產品技術水平，擴大產品品種。實施優惠政策，改善投資環境，積極鼓勵國內外有經濟實力和技術力量的企業或投資機構在國內建立集成電路晶元生產線。

第五章 我國集成電路發展的對策及措施
一、由政府主導制訂出集成電路的長期發展計劃和具體的發展技術規范，鼓勵國內廠商、大學和科研機構採用，其技術和人才作為國家戰略資源加以保護和扶持。建立國家電路設計中心，開發和維護一套可信、可靠的設計工具、設計規則、各種先進的和普及的電路庫等基礎數據。培養、吸引和保持大量的人才，為今後的大發展打好基礎。採取嚴格保密制度，以國防、國家安全和政府應用為突破口，打破專利限制，全面掌握各類技術，同時積極運用國家的政治、經濟和軍事力量，制定出一系列對應方案，化解和頂住可能發生的外部壓力。
二、對國家批準的集成電路重大項目，因集中采購產生短期內難以抵扣的增值稅進項稅額佔用資金問題，採取專項措施予以妥善解決。具體辦法由財政部會同有關部門制定。為完善集成電路產業鏈，對符合條件的集成電路封裝、測試、關鍵專用材料企業以及集成電路專用設備相關企業給予企業所得稅優惠。具體辦法由財政部、稅務總局會同有關部門制定。
三、國家大力支持重要的軟體和集成電路項目建設。對符合條件的集成電路企業技術進步和技術改造項目，中央預算內投資給予適當支持。鼓勵軟體企業加強技術開發綜合能力建設。國家鼓勵、支持軟體企業和集成電路企業加強產業資源整合。對軟體企業和集成電路企業為實現資源整合和做大做強進行的跨地區重組並購，國務院有關部門和地方各級人民政府要積極支持引導，防止設置各種形式的障礙。通過現有的創業投資引導基金等資金和政策渠道，引導社會資本設立創業投資基金，支持中小軟體企業和集成電路企業創業。有條件的地方政府可按照國家有關規定設立主要支持軟體企業和集成電路企業發展的股權投資基金或創業投資基金，引導社會資金投資軟體產業和集成電路產業。積極支持符合條件的軟體企業和集成電路企業採取發行股票、債券等多種方式籌集資金，拓寬直接融資渠道。
四、充分利用多種資金渠道，進一步加大對科技創新的支持力度。發揮國家科技重大專項的引導作用，大力支持軟體和集成電路重大關鍵技術的研發，努力實現關鍵技術的整體突破，加快具有自主知識產權技術的產業化和推廣應用。緊緊圍繞培育戰略性新興產業的目標，重點支持基礎軟體、面向新一代信息網路的高端軟體、工業軟體、數字內容相關軟體、高端晶元、集成電路裝備和工藝技術、集成電路關鍵材料、關鍵應用系統的研發以及重要技術標準的制訂。科技部、發展改革委、財政部、工業和信息化部等部門要做好有關專項的組織實施工作。在基礎軟體、高性能計算和通用計算平台、集成電路工藝研發、關鍵材料、關鍵應用軟體和晶元設計等領域，推動國家重點實驗室、國家工程實驗室、國家工程中心和企業技術中心建設，有關部門要優先安排研發項目。鼓勵軟體企業和集成電路企業建立產學研用結合的產業技術創新戰略聯盟，促進產業鏈協同發展。鼓勵軟體企業大力開發軟體測試和評價技術，完善相關標准，提升軟體研發能力，提高軟體質量，加強品牌建設，增強產品競爭力。
五、對軟體企業和集成電路設計企業需要臨時進口的自用設備（包括開發測試設備、軟硬體環境、樣機及部件、元器件等），經地市級商務主管部門確認，可以向海關申請按暫時進境貨物監管，其進口稅收按照現行法規執行。對符合條件的軟體企業和集成電路企業，質檢部門可提供提前預約報檢服務，海關根據企業要求提供提前預約通關服務。對軟體企業與國外資信等級較高的企業簽訂的軟體出口合同，政策性金融機構可按照獨立審貸和風險可控的原則，在批準的業務范圍內提供融資和保險支持。支持企業「走出去」建立境外營銷網路和研發中心，推動集成電路、軟體和信息服務出口。大力發展國際服務外包業務。商務部要會同有關部門與重點國家和地區建立長效合作機制，採取綜合措施為企業拓展新興市場創造條件。
六、加快完善期權、技術入股、股權、分紅權等多種形式的激勵機制，充分發揮研發人員和管理人員的積極性和創造性。各級人民政府可對有突出貢獻的軟體和集成電路高級人才給予重獎。對國家有關部門批准建立的產業基地（園區）、高校軟體學院和微電子學院引進的軟體、集成電路人才，優先安排本人及其配偶、未成年子女在所在地落戶。加強人才市場管理，積極為軟體企業和集成電路企業招聘人才提供服務。高校要進一步深化改革，加強軟體工程和微電子專業建設，緊密結合產業發展需求及時調整課程設置、教學計劃和教學方式，努力培養國際化、復合型、實用性人才。加強軟體工程和微電子專業師資隊伍、教學實驗室和實習實訓基地建設。教育部要會同有關部門加強督促和指導。鼓勵有條件的高校採取與集成電路企業聯合辦學等方式建立微電子學院，經批准設立的示範性微電子學院可以享受示範性軟體學院相關政策。支持建立校企結合的人才綜合培訓和實踐基地，支持示範性軟體學院和微電子學院與國際知名大學、跨國公司合作，引進國外師資和優質資源，聯合培養軟體和集成電路人才。按照引進海外高層次人才的有關要求，加快軟體與集成電路海外高層次人才的引進，落實好相關政策。制定落實軟體與集成電路人才引進和出國培訓年度計劃，辦好國家軟體和集成電路人才國際培訓基地，積極開辟國外培訓渠道。

第六章 集成電路發展展望
在國家各項擴大內需政策的帶動下，集成電路設計業將是今後3年國內集成電路產業中增長最快的領域，預計其今後3年的年均復合增長率將達到14.9%，到2011年設計業規模將達到845.4億元。隨著大量在建晶元生產線的陸續投產，國內晶元製造業在未來3年也將呈現止跌回升的勢頭，其3年的復合增長率預計將為5.8%，到2011年時其銷售收入規模預計為465.07億元；封裝測試業未來則將保持目前穩定發展的勢頭，到2011年其銷售收入規模預計將達到736.7億元，年均符合增長率為6.0%。

【參考文獻】
【1】 中國商情網， 2008-2009年中國半導體集成電路行業發展前景分析及投資風險預測報告[J]
【2】 燕斌，我國集成電路產業發展的現狀分析與對策研究[M]，天津大學，2004
【3】 宮敏，各國的集成電路發展策略[J]，科技專題，2002（6）
【4】 國務院，國務院關於印發進一步鼓勵軟體產業和集成電路產業發展若干政策的通知[A]，2011
【5】 徐寧，超大規模集成電路物理設計理論與演算法[M]，清華大學，2009（9）
【6】 劉萍萍，FDI對我國集成電路產業市場結構的影響研究[J],大連理工，2009

❹ 電子技術 試卷 幫做下 送分

第一部分：組合邏輯電路分析電路分析的目的：由邏輯電路圖得出邏輯表達式或真值表。方法一：窮舉法1）將全部輸入組合加到輸入端；2）根據基本邏輯關系，從輸入端到輸出端，寫出每一級門的輸出；3）根據最後輸出結果列出真值表，得到邏輯表達式。例：缺點：太麻煩。
方法二：代數法分析步驟：由輸入到輸出逐級寫出每一級門的邏輯表達式，及時利用基本定理對邏輯式化簡；由最後輸出端得到輸出函數式，寫出真值表。例如：
第二部分：邏輯函數的化簡：什麼是最簡邏輯表達式？1）表達式中項數最少 2）每項中的變數數最少常用化簡方法有：公式法化簡，卡諾圖法化簡。公式法化簡常用方法：1）並項法： 利用 A·B+A·B'=A·(B+B')=A2）吸收法： 利用 A+A·B=A·(1+B)=A3）消項法： 利用 A·B+A'·C+B·C=A·B+A'·C4）消因子法：利用 A+A'·B=A+B5）配項法： 利用 A+A=A A+A'=1在化簡時，往往需要靈活、交替地綜合運用上述方法，才能得到最後的化簡結果。卡諾圖法化簡卡諾圖是真值表的圖形表達。輸入變數：方格的縱坐標和橫坐標，每個方格對應輸入變數的一組取值；輸出函數：方格之中的內容，指輸入變數的取當前值時所對應的輸出；只有0和1兩種取值，通常根據需要只將1寫出來，或只寫0。特點：每個方格對應一個最小項或最大項；相鄰方格只有一個變數不同；用卡諾圖表示邏輯函數：1） 從真值表到卡諾圖若已知某函數的真值表，在那些使F=1的輸入組合所對應的小方格中填1，其餘的填0。（無必要也可不填）例：A B C F
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
BCA 00 01 11 10
0 0 0 1 0
1 1 0 1 0
2） 從邏輯表達式到卡諾圖標准和（最小項和）形式 例 將卡諾圖中對應（1，2，3，6）的小方格填寫1，其餘的填寫0（或不填）；得到：BCA 00 01 11 10
0 0 1 1 0
1 1 1 0 0
積之和形式例 方法一：利用公式，將積之和表達式變為標准和形式，然後填卡諾圖。方法二：從上式可以看出，當A=0，C=1時，不論B的值為多少，F=1，對應在卡諾圖上，即指將A=0的一行，C=1的兩列相交的兩個單元格填1；同理，將B=1，C=0的小方格填寫1，其餘的填寫0（或不填）；BCA 00 01 11 10
0 1 1 1
1 1
標准積（最大項積）形式 例 將卡諾圖中對應（0，4，5，6）的小方格填寫0（或不填），其餘的填寫1；BCA 00 01 11 10
0 0 1 1 0
1 1 1 0 0
也可以將標准積形式轉換為標准和形式，再填卡諾圖。和之積形式：例 方法一：利用公式，將和之積表達式變為標准積形式，然後填卡諾圖。方法二：直接將卡諾圖中對應A=0，C=0的小方格和B=1，C=1的小方格填寫0（或不填），其餘的填寫1；BCA 00 01 11 10
0 0 1 0 0
1 1 1 0 1
應用卡諾圖化簡邏輯化簡為最簡積之和形式先將真值表或邏輯式轉換為卡諾圖，可以先將函數表示為最小項之和的形式，每個最小項對應卡諾圖中的一個值為1的單元。比如：Y=A'·B·C+A·B·C，僅填1，對應卡諾圖：BCA 00 01 11 10
0 1
1 1
利用公式，Y=A'·B·C+A·B·C=（A'+A）·B·C=B·C，對應在卡諾圖上，表示為相鄰的兩個1單元可以合並，同時消去一個變數，保留的是兩個最小項的公因子。所謂「留同去變」。利用卡諾圖化簡的基本原理即為：相鄰合並：若相鄰方格函數值都是1，則對應的兩個最小項可以合並為一個乘積項，該乘積項比合並前的項減少一個變數（減少這2個方格中不同的那個變數）；可以通過化圈合並卡諾圖中相鄰的1來實現邏輯函數最小化；規則：每個圈保持矩形；每圈方格數量為2i個；圈中不含任何0。注意：卡諾圖中對邊對應方格具有相鄰性；四角具有相鄰性。最小和（minimal sum）表達式是一個積之和表達式：1）表達式中乘積項數最少；2）每個乘積項中的變數數最少。利用卡諾圖化簡得到最小和，即是要：1）用最少的圈覆蓋卡諾圖中所有的1；2）使每個圈盡可能大。名詞說明：對於邏輯函數P(X1,…,Xn)和F(X1,…,Xn)，若對任何使P=1的輸入組合，也能使F為1，則稱P隱含F，或者F包含P。只包含1的一個矩形圈實質上就是F的一個蘊含項（或稱隱含項）。邏輯函數F(X1,…,Xn)的主蘊含項是隱含F的常規乘積項P，如果從P中移去任何變數，則所得的乘積項不隱含F。主蘊含項是擴展到最大的蘊含項，即為卡諾圖上盡可能大的一個矩形圈。最小和應該是主蘊含項之和。一個邏輯函數的所有主蘊含項值和稱為完全和（complete sum）。奇異「1」單元：僅被單一主蘊含項覆蓋的輸入組合
質主蘊含項：覆蓋1個或多個奇異「1」單元的主蘊含項，含有其他圈不含的最小項的主蘊含項；
邏輯函數的最小和中必須包含質主蘊含項。所以有卡諾圖化簡步驟：

1）填寫卡諾圖
2）圈組：
目的：保證每個圈的范圍盡可能大、圈數盡可能少；
對每個「1」單元，找出全部的主蘊含項；
先找奇異「1」單元，圈出質主蘊涵項；
若未圈完全部「1」單元，則從剩餘主蘊含項中找出最簡的。
「1」單元在圈組時可重復使用。
3）讀圖：寫出化簡後的各項，
對每一個圈，寫出對應的乘積項，坐標全1時寫正變數，坐標全0時寫反變數，坐標有1有0時則不寫該變數；
各圈對應乘積項相或，得到最小化的積之和式（最小和）；化簡為最簡和之積形式最小積（minimal proct）表達式是一個和之積表達式：1）表達式中和項最少；2）每個和項中的變數數最少。利用卡諾圖化簡得到最小積的過程和得到最小和的過程類似，只是將圈「1」變為圈「0」。方法一：
1）填寫卡諾圖
2）圈「0」：
目的：保證每個圈的范圍盡可能大、圈數盡可能少；
3） 讀圖：寫出化簡後的各項，
對每一個圈，寫出對應的和項，坐標全1時寫反變數，坐標全0時寫原變數，坐標有1有0時則不寫該變數；
將各圈對應和項相與，得到最小化的和之積式（最小積）；方法二：
1）填寫卡諾圖，將F變為F'，即將卡諾圖中為0的單元填1，為1的單元填0。
2）對F'，圈「1」找到最小和表達式；3）由(F')'=F，利用德·摩根定理由最小和表示得到最小積表達式。

類別：課程總結 | 添加到搜藏 | 瀏覽() 網友評論：1 覺得好無聊，一個卡諾圖要這么多規定：

對於邏輯函數P(X1,…,Xn)和F(X1,…,Xn)，若對任何使P=1的輸入組合，也能使F為1，則稱P隱含F，或者F包含P。只包含1的一個矩形圈實質上就是F的一個蘊含項（或稱隱含項）。邏輯函數F(X1,…,Xn)的主蘊含項是隱含F的常規乘積項P，如果從P中移去任何變數，則所得的乘積項不隱含F。主蘊含項是擴展到最大的蘊含項，即為卡諾圖上盡可能大的一個矩形圈。最小和應該是主蘊含項之和。一個邏輯函數的所有主蘊含項值和稱為完全和（complete sum）。
奇異「1」單元：僅被單一主蘊含項覆蓋的輸入組合。
質主蘊含項：覆蓋1個或多個奇異「1」單元的主蘊含項，含有其他圈不含的最小項的主蘊含項；

根本沒必要！！

❺ minecraft的紅石電路符合現實數字電路的原理嗎

符合！紅石電路的中繼器，以及比較器都比較符合數字電路。但是，電專路的傳輸僅有0/1概念的傳輸屬。
有時，你需要判斷輸入信號，經過一定的演算法產生一個輸出。這類電路即為人們耳熟能詳的邏輯門（「門」只讓滿足「邏輯」的信號輸出）。雖然有很多種類的邏輯門，最基本的只有三種：與門，或門、非門。
或門
只要或門的任意一個輸入為1，輸出就會是1。
與門
只有與門所有輸入均為1時，輸出才會為1。
非門（反相器）
使得輸入信號反相（例如輸入為0，輸出為1；輸入為1，輸出為0）

蘊含門
蘊含門（IMPLIES Gate）在邏輯學里又稱為「實質條件」，簡單來說就是「如果A那麼B」。
在A → B的所有四種結果中，只有在A為真，但B為假的狀況下，蘊含門才會輸出信號為假。其他狀況蘊含門都輸出為真。
如果1代表真，0代表假，蘊含門也可以理解為「A小於等於B」（A<=B）。
方案C在輸出為真時需要2刻，輸出為假時只需要1刻。類似地，另一個方案在輸出為假時需要1刻，輸出為1時瞬時反應。如果你必須同步輸出周期，一般會用紅石中繼器來對「較快的」輸入端延遲1個紅石周期從而使輸出同步（對於C而言就是輸入端A，對於其他方案而言就是輸入端B）。

❻ 物理講的是什麼

物理學是一種自然科學，注重於研究物質、能量、空間、時間，尤其是它們各自的性質與彼此之間的相互關系。物理學是關於大自然規律的知識；更廣義地說，物理學探索分析大自然所發生的現象，以了解其規則。

物理學（physics）：物理現象、物質結構、物質相互作用、物質運動規律。

物理學研究的范圍 ——物質世界的層次和數量級

(6)蘊含門電路擴展閱讀：

一、分類簡介

1、牛頓力學（Newton mechanics）與分析力學（analytical mechanics）研究物體機械運動的基本規律及關於時空相對性的規律

2、電磁學（electromagnetism）與電動力學（electrodynamics）研究電磁現象，物質的電磁運動規律及電磁輻射等規律

3、熱力學（thermodynamics）與統計力學（statistical mechanics）研究物質熱運動的統計規律及其宏觀表現

4、狹義相對論（special relativity）研究物體的高速運動效應以及相關的動力學規律。

5、廣義相對論（general relativity）研究在大質量物體附近，物體在強引力場下的動力學行為。

6、量子力學（quantum mechanics）研究微觀物質運動現象以及基本運動規律

此外，還有：

粒子物理學、原子核物理學、原子與分子物理學、固體物理學、凝聚態物理學、激光物理學、等離子體物理學、地球物理學、生物物理學、天體物理學等等。

二、物理學史

伽利略·伽利雷（1564~1642年）人類現代物理學的創始人，奠定了人類現代物理科學的發展基礎。

1900~1926年 建立了量子力學。

1926年 建立了費米狄拉克統計。

1927年 建立了布洛赫波的理論。

1928年 索末菲提出能帶的猜想。

1929年 派爾斯提出禁帶、空穴的概念，同年貝特提出了費米面的概念。

1947年貝爾實驗室的巴丁、布拉頓和肖克萊發明了晶體管，標志著信息時代的開始。

1957年 皮帕得測量了第一個費米面超晶格材料納米材料光子。

1958年傑克.基爾比發明了集成電路。

20世紀70年代出現了大規模集成電路。

❼ 紅石真的那麼神奇嗎

簡介
為你可以建造起來用於控制或激活其他機械的結構。電路本身既可以被設計為用於響應玩家的手動激活，也可以讓其自動工作——或是反復輸出信號，或是響應非玩家引發的變化，例如生物移動、物品掉落、植物生長、日夜更替等等。Minecraft中能夠被紅石控制的機械類別幾乎覆蓋了你能夠想像到的極限，小到最簡單的機械（如自動門與光開關），大到佔地巨大的電梯、自動農場、小游戲平台，甚至游戲內建的計算機。
如果您懂得紅石電路的建造方法，善於利用電路控制機械裝置，那麼你在Minecraft里將大有可為。紅石電路本身也是Minecraft有別於其它沙盒游戲中最優秀與突出的元素之一。
本條目僅僅是不同紅石結構的一個概述。您可以點擊各章節的主條目查看詳細信息。紅石電路基本是基於現實生活中的數字電路的。如果您熟悉高等教育中的數字電路的知識的話，本篇目對您來說將很容易理解。[2]

紅石元件
紅石元件是在紅石電路里具有一定使用目的的方塊，大致分為三個大類
電源、傳輸線和電動機械
電源是一個能為整個電路提供能量的機械，例如：紅石火把、紅石塊、按鈕
傳輸線能將能量從電路的一部分傳遞到另一部分，是紅石電路中相當重要的工具，例如：紅石、紅石中繼器
電動機械能接收紅石信號並作出相應的反應，例如：活塞、發射器

充能
紅石元件與部分方塊能夠被充能或解除充能。如果說一個方塊被「充能」了，則這個方塊就可以作為電源，具有向毗鄰的「電器」方塊供電以使其工作的潛力。（「毗鄰」是這樣定義的：一個方塊是正方體，正方體有6個面。也就是說與一個方塊的任意一個面接觸的方塊最多可能有6個，稱之為「與該方塊毗鄰的方塊」）。
當非透明方塊（例如石頭、沙石、泥土等）被電源（或是中繼器、比較器）充能，我們稱這個方塊被強充能了（這個概念與充能等級不同）。強充能的方塊可以激活毗鄰的紅石線。
當非透明方塊僅被紅石線充能，我們稱這個方塊被弱充能了。與強充能的唯一區別是，弱充能的方塊無法激活毗鄰的紅石線。
被充能的方塊（無論強度如何）都可以影響毗鄰的紅石元件。不同的元件產生的反應不同。您可以查看這些元件的具體描述。[3]

充能等級
充能等級（又稱」信號強度「）為0到15的整數。大多數電源組件均提供滿強度的15級信號，但少數電源組件能提供可定義的信號強度。
紅石線能向相鄰的紅石線傳導信號，但每傳導1格，充能等級就降低1。因此，連續的紅石線最遠能將能量傳到15格遠。為了突破這個限制，你可以保持（使用紅石比較器）或是重新加強（使用紅石中繼器）紅石信號。充能等級只會因為紅石線之間的直接傳導而衰減，不會在紅石線與其他元件或方塊之間衰減。[4]

紅石刻（tick）
為Minecraft計算紅石機構狀態的最小時間單位，等於二十分之一秒。紅石火把，中繼器以及激活的紅石組件需要1刻(tick)或更多時間改變狀態，這就引入了在大型電路中至關重要的延遲。
紅石刻(tick)與「游戲刻」或「方塊刻」不同。當討論紅石電路時，「刻」一詞僅指「紅石刻」。

信號與脈沖
具有穩定輸出的電路能夠產生信號——「激活/非激活」時稱為「真/假」或「高電平/低電平」。當信號出現一個較為短暫的非激活-激活-非激活過程，該過程通常被稱為脈沖
注意：非常短的脈沖（1-2刻的）可能會使一些電路組件由於紅石部件的更新順序差異而產生問題。例如紅石火把、比較器無法響應由中繼器形成的1刻脈沖。

電路與機械
兩個術語通常都用於指包含電路組件的結構，但兩者一般還是有明顯區別的：
電路（circuit）為處理信號的結構（生成，修改，組合等）。
機械（mechanism）會對環境產生影響（移動方塊，開門，改變光照強度，播放聲音等）。
所有機械均包含紅石組件或電路，但電路本身是不會對環境產生影響的（除了紅石火把或中繼器在激活時產生的光，或活塞作為電路組成成分之一時造成的推拉方塊的負效果）。明確這些簡單的概念有利於我們理解紅石電路。

電路特性
1格高電路
1格高電路意味著其縱向只有1格，也就是說這種電路不能存在需要下方方塊支撐的元件（例如紅石線、紅石中繼器）。
1格寬電路
1格寬電路指至少1個橫向尺寸為1.
平面電路
指的是可以直接建造在地平面，不需要層疊元件（不計方塊支撐紅石元件）。平面電路通常利於初學者理解與學習。
隱形電路
指的是可以完全隱藏在一堵牆，或地板之下，或天花板之上的電路。這種電路尤其適合活塞門。
立即響應電路
指一接到輸入信號，能夠馬上輸出的零延遲電路。
靜音電路
指不會發出聲音的電路。這種電路不會有活塞、發射器、投擲器等會發出響聲的元件。此類電路適合陷阱、安靜環境以及需要減噪的電路的建造。
可堆疊電路
指同樣的電路可以一個直接疊在另一個上面的電路，疊放之後電路之間不會互相干擾。
可並列電路
指同樣的電路可以一個直接毗鄰另一個旁邊建造的電路，毗鄰之後電路之間不會互相干擾。[5]

電路類型編輯

傳輸電路
信號傳輸常用術語包括：傳輸類型，縱向傳輸，中繼器與二極體。
傳輸類型：
數字的：僅有0/1概念的傳輸。
模擬的：與信號強度相關的傳輸。
二進制的：多條數字線路，每條線路代表一個二進制數的其中一位。
一元的：多條數字線路，激活哪條線路決定傳輸的數據。
縱向傳輸：即將電路向上（下）傳遞信號
導線樓梯
最簡單的縱向傳輸就是在斜向上的方塊上鋪設紅石線，1×2的上半格半磚（台階）上直線向上鋪紅石，或是2×2的螺旋結構，或是其它類似結構。導線樓梯既能夠向上也能向下傳輸信號，無延遲，但佔地龐大，每15個就需要中繼。
導線梯
因為螢石塊、倒置樓梯與階梯能夠承載紅石線的同時不切斷紅石線，信號就能夠在2×1的「梯子」上縱向傳輸（僅能向上傳輸！）。導線梯佔地小，無延遲，但每15個就需要中繼。
火把高塔
紅石火把能夠充能其上方的方塊與相鄰的（包括下方的）紅石線，這樣，縱向傳輸便成為可能。本方案無需中繼，佔地小，但會引入不小的延遲。
您也可以用活塞、水等方塊建造其他形式的縱向傳輸方案。
單向電路（即「二極體」）只允許信號沿著一個方向傳輸，主要用於防止輸出端信號對輸入端電路產生負面影響（例如信號串擾等）。單向電路也可用於電路壓縮時用於防止電路不同部分相互干擾。[6]
二極體
「二極體」指只允許信號單向傳輸的電路，通常用於防止電路反向干擾引起的輸出錯誤，也可以用於防止線路彼此串擾。常用的二極體包括紅石中繼器、螢石與倒置台階。倒置台階無法向斜下方傳輸信號，因此將紅石線鋪上台階就是一種簡單的二極體建造方法。台階二極體不會引入延遲，但也不會把信號加強。
很多電路已經具有單向性，因為它們的輸出端不會接受輸入信號，例如以附著在方塊側面的紅石火把作為輸出的電路。

邏輯電路
有時，你需要判斷輸入信號，經過一定的演算法產生一個輸出。這類電路即為人們耳熟能詳的邏輯門（「門」只讓滿足「邏輯」的信號輸出）。雖然有很多種類的邏輯門，最基本的只有三種：與門，或門、非門。
或門
只要或門的任意一個輸入為1，輸出就會是1。
與門
只有與門所有輸入均為1時，輸出才會為1。
非門（反相器）
使得輸入信號反相（例如輸入為0，輸出為1；輸入為1，輸出為0）

蘊含門
蘊含門（IMPLIES Gate）在邏輯學里又稱為「實質條件」，簡單來說就是「如果A那麼B」。
在A → B的所有四種結果中，只有在A為真，但B為假的狀況下，蘊含門才會輸出信號為假。其他狀況蘊含門都輸出為真。
如果1代表真，0代表假，蘊含門也可以理解為「A小於等於B」（A<=B）。
方案C在輸出為真時需要2刻，輸出為假時只需要1刻。類似地，另一個方案在輸出為假時需要1刻，輸出為1時瞬時反應。如果你必須同步輸出周期，一般會用紅石中繼器來對「較快的」輸入端延遲1個紅石周期從而使輸出同步（對於C而言就是輸入端A，對於其他方案而言就是輸入端B）。

脈沖電路
某些電路需要特定長度的脈沖，其他電路用脈沖長度傳達特定信息。脈沖電路派上了用場。
在一個狀態穩定，另一個狀態不穩定的電路通常稱為單穩態電路（monostable circuit）。大多數脈沖電路屬於單穩態電路電路，因為它們的激活態（非穩態）只能持續較短時間就回到穩定態。
脈沖發生器
脈沖發生器產生特定長度的脈沖。
脈沖限制器
脈沖限制器（又稱脈沖縮短器）可以縮短過長的脈沖。
脈沖穩定器
脈沖穩定器（又稱脈沖延長器）可以延長過短的脈沖。
脈沖延遲
脈沖延遲電路能夠為脈沖提供延遲。
邊沿感應器
邊沿感應器在信號變化時：從0到1（「上升沿」感應器）或從1到0（「下降沿」感應器），或兩者均感應（「雙邊沿」感應器）。
脈沖長度識別器
脈沖長度識別器能夠在輸入脈沖長度在某個范圍內時輸出信號。
示波器
示波器為依次連接的比較器（1.5以下可以用1刻的紅石中繼器）鏈，據此能夠通過點亮的中繼器數量直觀地測量脈沖長度。

時鍾電路
時鍾電路為持續、重復提供特定長度脈沖的脈沖發生器。一些時鍾電路可以永久工作，另一些則可控。
簡單的時鍾電路只有兩個等長的狀態（0與1長度相同）。例如5刻激活與5刻非激活的時鍾被稱為5刻時鍾。
中繼器時鍾
利用中繼器（鏈）獲得時鍾電路中必要的延遲的電路。通常需要紅石火把以獲得反相功能。
漏斗時鍾
漏斗時鍾通過漏斗鏈循環傳遞物品，並通過紅石比較器偵測輸出。
活塞時鍾
利用活塞對方塊的推拉完成電路的反相功能。
時鍾電路也可以基於礦車、船、掉落物品的自然消失等。

記憶電路
與邏輯電路永遠反映輸入信號不同，記憶電路的輸出不單與輸入相關，還與「過去的輸入」相關。這樣能夠完成對電路過去狀態的「記憶」。在現實生活中的電子學中，鎖存器指對輸入信號的某個狀態產生反應的電路；觸發器指對輸入信號的變化產生反應的電路。
RS鎖存器
RS鎖存器有2個輸入。輸入端為S（Set）端與R（Reset）端：S端輸入一旦變成1，輸入就為1並保持；R端輸入一旦變成1，輸入就為0並保持。最簡單的RS鎖存器為知名的「RS或非鎖存器」，其為Minecraft最古老也是最常見的記憶電路。
T觸發器
T觸發器用於信號切換（類似拉桿）。T觸發器具有「時鍾」輸入端，輸入端滿足特定條件時，輸出端會切換一次。
D觸發器
具有"data（數據）"輸入端與"clock（時鍾）"輸入端。輸入端滿足激活條件時，輸出端會變成此刻數據輸入端相同的狀態。
JK觸發器
具有稍微復雜的時序邏輯。詳見具體條目。
計數器
與基本觸發器不同，計數器能夠具有多個狀態，從而完成對較大數字的計數。

雜項電路
此類電路一般不常見，但卻是大型復雜工程的重要組成部分。
數據分配器與繼電器
數據分配器為邏輯門的高級形式之一，選擇端的輸入信號決定輸出端與哪個輸入端相同。
隨機信號發生器
隨機信號發生器能夠產生無法預測的信號。一些隨機信號發生器利用了Minecraft的隨機特性（例如仙人掌生長或發射器對發射槽的選擇）；另一些則採用數學上的的偽隨機演算法。
多輸入電路
多輸入電路能夠同時處理多個輸入並得出綜合輸出。此類電路是建造計算器、數字鍾與基本計算機的基石。
方塊更新感應器
方塊更新感應器（BlockUpdateDetector，縮寫為BUD）為能夠對方塊狀態改變產生反應的電路（例如石頭被開采，水變成冰，南瓜長出等一切涉及方塊的數據更改的行為）。[5]

❽ 用電路表示邏輯關系，p∧q可以用串聯表示，p∨q可以用並聯表示，那麼請問蘊涵式p→q怎麼用電路表示

p→q中間加個二極體
p↔q 中間直接用線連

❾ 計算機組成原理

學這門課程之前，要先忘掉這門課程名字中的「計算機」三個字。每節課，每個課程階段都會介紹一種電路。從簡單到復雜，從開關到ALU。每個階段做出來的東西看起來都和「計算機」沒什麼關系，除了他們都能存儲和運算。但是會很清楚的了解到每個階段做出來的東西其實完全沒有「存儲」和「運算」功能。他們只不過是一種電路的狀態，或者通過一個信號，控制另一部分電路的狀態。由於很簡單，很容易弄清楚這個東西是如何工作的。最後把所有東西拼成一塊CPU的時候，就像你趴在地上拼拼圖，拼完最後一塊起身俯視的感覺。會了解到高低電平是如何通過各種門電路變成數據，變成屏幕上花花綠綠的程序的。這就是所謂的「原理」。

這門課完全可以用一個詞來概括，就是「抽象」。在我看來這也是整個計算機設計中所蘊含的的靈魂。
其實一個門電路完全不知道自己在做什麼，不過是按照電氣特性把高電平變成低電平，低電平變成高電平。是人們把這些不同的狀態抽象出0和1的概念，然後從中產生了「邏輯門」。並用此來表達邏輯運算，然後用這些邏輯運算去表示二進制的數值運算，再把這些運算組合起來，用一組開關來啟動，就有了一條指令，最終把這些簡單的電路變成了CPU。整個過程不過是一層一層的抽象。上層依賴於下層所提供的功能與意義，完成本身的功能同時又提供了更高層次的抽象。最後你從上挖到下，最底下的一層根本找不到什麼0或1 。包括操作系統和各種協議，絕大部分計算機相關的東西都是這么一層層抽象出來的。這就是「計算機」「組成」的「原理」。
友情提示，理論課可以逃，但實驗課絕對不能逃。不知道你們的實驗課做的是什麼，我們是用VHDL寫程序，然後燒到一個FPGA試驗台裡面。由於我的理論課老師每次課程要花至少三分之二的時間給我們講西遊記的處世哲學，所以我基本沒怎麼上過。但實驗課一次沒逃過，就算因故缺勤也會自己找老師補上。我感覺演算法也好，理論也好，玩具也好，如果自己不親自拆一遍再裝回去，就沒辦法深刻理解它們是怎麼跑起來的。

❿ 紅石電路的邏輯電路

邏輯電路（Logic Circuit）可以認為是一個會返回輸出結果的裝置，輸出結果由輸入信號以及邏輯門的規則決定。舉個例子，當且僅當兩個輸入到與門的信號都為 '真'/'開'/'激活的'/'高電平'/'1'時，與門才將'真'/'開'/'激活的'/'高電平'/'1'作為輸出結果。
有許多不同種類的邏輯門，每種邏輯門都有很多不同的設計方案。不同的方案也各自有優缺點，如電路規模、復雜度、運行速度、維護難度以及花費等。下面的章節會對每一種邏輯門列出很多不同的設計方案供讀者參考。 或門輸出A開開關關B開關開關A或B開開開關或門（OR Gate）在邏輯學里又稱為 選言，運算方法是只要有一個輸入信號為真，輸出即為真；所有輸入都為假時，輸出才會為假。
或運算可以層疊，或門可以樹狀首尾自由組合，之間的順序與層級不會影響最終的運算結果。.
方案A是最簡單的或門：僅僅是一個直接連接輸出端和輸入端的紅石線。不過這也導致這個或門的輸入變得很「暴露」，因此同一輸入端只能被接在這一個或門上面。圖示中的例子用了一個固體方塊替代了紅石線，這樣就不會有這個問題了。
如果你想把輸入用在其他地方，輸入端必須隔離，或是像上面一樣穿過一個方塊，或是利用紅石火把/中繼器，這樣就產生了方案B。其實這個方案就是一個輸出被反相的或非門。
方案C用中繼器隔離了輸入端。可以在水平方向將輸入端數量擴展到至多15個，比方案B快一刻。如果想擴展更多輸入信號，就需要用額外的中繼器加強了。然而，由於一個紅石中繼器需要三個紅石粉來製作，故版本C需要較多的紅石粉（還有石頭）。
方案D1格寬的縱向設計，中繼器用於隔離輸入輸出。本版本只能有兩個輸入，當然你可以通過層疊或門達到變相擴展輸入端數量。
方案E利用了諸如倒置台階與螢石塊等透明方塊的特性：他們鋪設紅石線時只能向上傳導，而無法向下傳導。本設計與C方案都具有相當強的可擴展性。 或非門輸出A開開關關B開關開關A或非B關關關開或非門（NOR gate）即為或的反面，也就是只要有一個輸入為真，輸出即為假。當所有輸入都為假時，才會輸出真。
或非門可以由一個紅石火把來實現，所以在Minecraft中算是非常基礎的邏輯門。（單輸入時為非門，無輸入時為「真門」即電源）
一個火把很容易透過方案A那樣實現三輸入，而方案B通過長度加長實現了四輸入。如果想實現更多輸入端，可以像或門那樣層疊，最後再經過一個非門。 與門門輸出A開開關關B開關開關A與B開關關關與門（AND gate）在邏輯學里又稱為且，只有在所有輸入都為真時，才會輸出真。和或門類似，三輸入與門可以自由層疊。
與門的典型應用是建造一個可以鎖住的門，如果要開門，就需要同時按鈕按下以及鎖（通常是拉桿）打開的情況下激活按鈕。
很多與門類似於「三態緩沖器」，輸入端B就像一個開關，但它關閉後，輸入端A就與電路其他部分斷路了。不過與現實生活中的三態緩沖器不同的是，Minecraft里不可以驅動低電流。（請參考維基網路：三態邏輯獲知更多信息） 與非門輸出A開開關關B開關開關A與非B關開開開與非門（NAND gate）簡單來說就是「不全是即真」，也就是與門的反面。在所有的輸入都為真時，輸出假。
「與非門」跟「或非門」類似，任選一個就可以構建出所有的邏輯門。
與非門也可以通過層疊與門，最後再取反相，來實現輸入端擴展。 異或門輸出A開開關關B開關開關A異或B關開開關異或門（XOR gate）為只要輸入信號有不同時，就輸出真，所有輸入信號都相同時，才輸出假。
異或門一般能滿足在多地控制同一機械的需要。控制端（通常為拉桿）用異或門組合，切換任意一個控制端都會改變異或門的輸出（類似於現實生活中控制同一個燈泡的兩個開關——你可以用任意一個開關控制燈泡的亮暗）。
類似與門、或門，異或門也可以自由層疊。只不過輸入端為1的數量為奇數時，最終輸出才為1.
方案D很簡潔，但只能用拉桿作為輸入。加深的方塊在另一個固體方塊的頂層，同時被兩個拉桿和一個紅石火把附著。
方案F為純紅石火把方案中最常用的，但一些包括新元件的方案的性能比這個方案更好。方案H採用了活塞，響應速度更快，更節省空間。
除了火把和活塞之外，不同的中繼器可以實現相對壓縮與便宜的異或門方案。方案I依照可用空間任意選擇輸入端中繼器的來向，下方也可以。方案J使用了便宜的透明方塊。
Minecraft 1.5紅石比較器的引入使得異或門擁有了新的設計思路：「減法異或門」，平面，響應速度快，靜音，建造容易。唯一局限是在生存模式里你需要花時間開採下界石英。
每個輸入端與和其距離最近的比較器的側面與尾部距離均相同，這樣可以單個輸入端無法使得和其距離最近的比較器輸出信號，但能夠使距離較遠的那個比較器輸出信號。因此，整個減法異或門當且僅當只有一個輸入端激活時，輸出端才有信號。
然而，這種情況必須保證原始輸入信號強度完全相同（相差不超過1也可以），否則會出現一側信號過強將另一側壓制的情況。在保證原始輸入信號強度相同的前提下，您才可以使用「基礎版」。否則就必須採取方法平衡兩邊的強度。常用的方法包括「中繼版」與「反相版」。 同或門輸出A開開關關B開關開關A同或B開關關開同或門（XNOR gate）在邏輯學里又稱為「雙條件」，或稱為「當且僅當」（if and only if）。所有輸入信號都相同時才輸出真，只要有一個以上不相同時就輸出假，也就是異或門的反面。
跟異或門類似，兩個輸入信號中的任何一個發生改變，輸出信號都會發生改變。
在異或門的輸出端或者其中一個輸入端加非門，可以很方便的等效實現同或門。
方案A為純火把設計。如果不需要外部輸入端，朝後的兩個火把可以用拉桿代替，即方案B。方案F較大，但邏輯思路清晰，方案I實際就是異或門方案H的非門改造產物。 蘊含門輸出A開開關關B開關開關A蘊含B開關開開蘊含門（IMPLIES Gate）在邏輯學里又稱為「實質條件」，簡單來說就是「如果A那麼B」。
在A → B的所有四種結果中，只有在A為真，但B為假的狀況下，蘊含門才會輸出信號為假。其他狀況蘊含門都輸出為真。
如果1代表真，0代表假，蘊含門也可以理解為「A小於等於B」（A<=B）。
方案C在輸出為真時需要2刻，輸出為假時只需要1刻。類似地，另一個方案在輸出為假時需要1刻，輸出為1時瞬時反應。如果你必須同步輸出周期，一般會用紅石中繼器來對「較快的」輸入端延遲1個紅石周期從而使輸出同步（對於C而言就是輸入端A，對於其他方案而言就是輸入端B）。 維基網路：邏輯門