電路四位

A. 數字電路 用74Ls151設計一個四位奇校驗邏輯電路 過程詳細一點 需要邏輯電路圖 和邏輯表達式

真值表：

ABCD Y

0000 0

0001 1

0010 1

0011 0

0100 1

0101 0

0110 0

0111 1

1000 1

1001 0

1010 0

1011 1

1100 0

1101 1

1110 1

1111 0
表達式：
Y＝A』B』C』D＋A』B』CD』＋A』BC』D』＋AB』C』D』＋ABCD』＋ABC』D＋AB』CD＋A』BCD，

連接圖：
74151的端子A2、A1、A0分別接A、B、C，
74151的端子D0、D3、D5、D6接D，D1、D2、D4、D7接D』，
74151的輸出端為Y。

(1)電路四位擴展閱讀：

在asic設計和pld設計中組合邏輯電路設計的最簡化是很重要的，在設計時常要求用最少的邏輯門或導線實現。在asic設計和pld設計中需要處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。

與邏輯表示只有在決定事物結果的全部條件具備時，結果才發生的因果關系。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現，因而可以表示輸出變數為1的這個組合。

組合邏輯電路的分析分以下幾個步驟：

（1）有給定的邏輯電路圖，寫出輸出端的邏輯表達式；

（2）列出真值表；

（3）通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。

B. 設計一個電路,判斷四位二進制數是否為質數

把多個一位全加器級聯後就可以做成多位全加器。

依次將低位全加器的「進位輸出端」接到高位全加器的「進位輸入端」就可以。最終的結果是由最高位全加器的「進位輸出端」和每百一位全加器的「本位和輸出端」組成，從高位到低位依次讀出。比方說四位二進制加法器，結果就是五位數。

全加器是用門電路實現兩個二進制數相加並求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，並輸出本位加法進位。

C. 用8選1數據選擇器74ls151設計四位奇偶校驗電路怎麼弄！！急！！！

Y是同相輸出端，W是反向輸出端。X表示隨意態。G』＝1時，禁止工作，Y端輸出始終為0，W端輸出始終為1；G』＝0，參考如下：

1111 0表達式：Y＝A』B』C』D＋A』B』CD』＋A』BC』D』＋AB』C』D』＋ABCD』＋ABC』D＋AB』CD＋A』BCD，

連接圖：74151的端子A2、A1、A0分別接A、B、C，74151的端子D0、D3、D5、D6接D，D1、D2、D4、D7接D』，74151的輸出端為Y。

真值表：ABCD Y，0000 0，0001 1，0010 1，0011 0，0100 1，0101 0，0110 0，0111 1，1000 11001 0，1010 0，1011 1，1100 0，1101 1，1110 1。

(3)電路四位擴展閱讀：

在 asic 設計和 pld 設計中，簡化組合邏輯電路的設計非常重要，因為這些設計通常需要最少的邏輯門或導線。 在專用集成電路設計和可編程邏輯器件設計中，有很多約束條件需要處理，但只有有限的1或0。 本文提出了一種新的組合邏輯電路設計方法。 以及一種因果關系的邏輯表示。

其中結果只有在所有決定事物結果的條件都滿足的情況下才發生。 與輸出變數為1的組合的所有因子不會與輸出變數為1的組合一起出現，與輸出變數為0的組合也不會出現，因此可以表示與輸出變數為1的組合。

組合邏輯電路的分析分以下幾個步驟：

（1）有給定的邏輯電路圖，寫出輸出端的邏輯表達式；

（2）列出真值表；

（3）通過真值表概括出邏輯功能，看原電路是不是最理想，若不是，則對其進行改進。

D. 如何用74LS151設計4位奇偶校驗電路

如果傳輸數據是3位的話，假設你需要奇校驗

那麼把數據位連到151片子的ABC埠，回而D0~D7分別連到Vcc或GND，具體答的電位高低為：

D0-----H

D1-----L

D2-----L

D3-----H

D4-----L

D5-----H

D6-----H

D7-----L

最後的輸出為YABC，對應為增加奇校驗的數據

E. 由D觸發器組成的4位循環移位寄存器電路圖

把最右面的Do與最左面的Di相連就OK。

F. 一個四位的數模轉換電路，如果輸出的模擬量滿值是5V，則當數字量是0011時，則輸出的模擬量是多少

模擬量滿值5V，對應於 1111b = 15d
當數字量是 0011b = 3d時，輸出模擬量為 5V×(3/15) = 1V。

G. 什麼是四位二進制求補電路

4位二進制求補電路的輸入是4位的二進制原碼，輸出為4位二進制補碼：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY complement IS

PORT ( code_in : IN STD_LOGIC_VECTOR (3 DOWNTO 0);

code_out : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) );

END complement;

ARCHITECTURE rtl OF complement IS

BEGIN

PROCESS(code_in)

BEGIN

code_out(3) <= code_in(3);

IF code_in(3)='0' THEN

code_out(2 DOWNTO 0) <= code_in(2 DOWNTO 0);

ELSE

code_out(2 DOWNTO 0) <= NOT code_in(2 DOWNTO 0) + '1';

END IF;

END PROCESS;

END;

H. 請問數字電路中什麼是4位循環碼

自然碼：有權碼，每位代碼都有固定權值，結構形式與二進制數完全相同。
循環碼：無權碼,可靠性代碼（又稱間隔位編碼、格雷碼（Gray）），每位代碼無固定權值，任何相鄰的兩個碼組中，僅有一位代碼不同。

十進制數 自然二進制碼 循環二進制碼
0----------0000----------0000
1----------0001----------0001
2----------0010----------0011
3----------0011----------0010
4----------0100----------0110
5----------0101----------0111
6----------0110----------0101
7----------0111----------0100
8----------1000----------1100
9----------1001----------1101
10---------1010----------1111
11---------1011----------1110
12---------1100----------1010
13---------1101----------1011
14---------1110----------1001

I. 三位開關能不能用於四位電路

你好，三位開關是可以用在四位電路中的，
把四根控制線的其中兩根分別接開關的一個位。
剩下兩根線採用並聯連接，接到接線柱上就可以了。

J. 請問數字電路中什麼是4位循環碼

分類: 教育/科學 >> 科學技術 >> 工程技術科學
解析:

它是BCD 碼中的一種， 無權碼。 它是相鄰的一個一個變化，

如 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111

1110 1010 1011 1001

還有其它的循環方式，