電路bg9

❶ 74ls374功能是什麼

74ls374為具有三態輸出的八 D 邊沿觸發器，共有 54/74S374 和 54/74LS374 兩種線路結構型式，其主要電器特性的典型值如下（不同廠傢具體值有差別）：型號 fm PD。

54S374/74S374 100MHz 450mW

54LS374/74LS374 50MHz 135mW

374 的輸出端 O0~O7 可直接與匯流排相連。當三態允許控制端 OE 為低電平時，O0~O7 為正常邏輯狀態，可用來驅動負載或匯流排。當 OE 為高電平時，O0~O7 呈高阻態，即不驅動匯流排，也不為匯流排的負載，但鎖存器內部的邏輯操作不受影響。

當時鍾端 CP 脈沖上升沿的作用下，O 隨數據 D 而變。由於 CP 端施密特觸發器的輸入滯後作用，使交流和直流雜訊抗擾度被改善400mV。

電路工作原理 電路供電電源為12V ，再由IC1（7805）穩壓輸出5V電源供給IC2（74LS374）作為工作電壓。IC2和外圍相關元件組成八路互鎖開關電路，現由繼電器J1～J8組成開關執行器件。IC2的各引腳功能已在圖中標注。

①腳EN為使能端，低電平有效，所以這里把①腳直接接地。D1～D8為觸發端，CP為時鍾端，Q1～Q8為輸出端等。

當依次按動按鈕開關AN1～AN8時，對應的各觸發端D1～D8和CP端分別處於高電平，此時輸出端Q1～Q8也依次輸出高電平，該高電平通過對應的晶體管使繼電器依次工作。不僅如此，各開關的工作還可任意選擇。該電路要完成上述正確的邏輯功能，還需設兩種輔助電路：

1、開機延時電路：由R9、C2、BG9管和繼電器J9等組成，延時電路的時間由R9與C2值決定。當12V電源加到電路時，IC1首先工作，將5V電源加到IC2上，讓IC2穩定工作。

之後通過延時電路使繼電器J9工作，其觸點J9-0閉合，再把12V電源加到IC2的輸出級上。其作用是當開機電源沖擊電路時，可避開IC2輸出端因變成高電平而導致所有繼電器的吸合。

2、開機清零電路：由電容器C3和R19組成微分電路。當開機延時電路工作時，繼電器J9工作，其觸點J9-0閉合，由微分電路對電源電壓微分產生一正脈沖加到CP端，達到開機清零，使各執行繼電器處於開釋狀態，等待觸發。

❷ 請教有關模電的計算穩壓電路lm317第二問最低輸入電壓

LM317生產商規格書上建議R1用240歐，可調輸出R2是一個電位器，定值電壓輸出就用Vo=1.25(1+R1/R2)計算。

輸入電壓Vi對定值輸出電壓Vo可以參考規格書上的圖表如下，

從圖8可以看到Vi-Vo最理想約5-10v而不影響輸出電流，如果要求7v定值輸出那輸入電壓就應該約12-17v。

❸ 電機驅動的原型是什麼意思

電機驅動電路的作用：

電機驅動電路的作用指通過控制電機的旋轉角度和運轉速度，以此來實現對占空比的控制，來達到對電機怠速控制的方式。

電機驅動電路原理圖及電路控制方案：

電機驅動電路既可通過繼電器或功率晶體管驅動，也可利用可控硅或功率型MOS場效應管驅動。為了適應不同的控制要求(如電機的工作電流、電壓，電機的調速，直流電機的正反轉控制等)，下面介紹幾種電機驅動電路，以滿足以上要求：圖1電路利用了達林頓晶體管擴大電機驅動電流，圖示電路將BG1的5A擴流到達林頓復合管的30A，輸入端可用低功率邏輯電平控制。上述電路採用的驅動方式屬傳統的單臂驅動，它只能使電機單向運轉，雙臂橋式推挽驅動可使控制更為靈活。圖2為一款單端邏輯輸入控制的橋式驅動電路，它控制電機正反轉工作，這個電路的另一個特點是控制供電與電機驅動供電可以分開，因此它較好地適應了電機的電壓要求。圖3也為單端正負電平驅動橋式電路，它採用雙組直流電源供電，該電路實際是兩個反相單臂驅動電路的組合。圖3也能控制電機的正反轉。圖4電路以達林頓管為基礎驅動電機的正反轉，它由完全對稱的兩部分組成。當A、B兩輸入端之一為髙電平，另一端為低電平時，電機正轉或反轉;當兩輸入端同為高或低電平時，電機停轉;如採用脈寬調制，則可控制電機的轉速，因此圖4具有四種組合輸入狀態，電機卻可以產生五種運行狀態。這里箝位二極體D1、D2的加入具有重要的作用，它使達林頓管BG2,BG3不會產生失控，這在大功率下運轉時更顯安全。本電路的另一特點是輸入控制邏輯電平的高低與電機的直流工 作電壓無關，用TTL標准電平就能可靠地控制。與圖4相比，圖5的橋式驅動電路更為有趣，其一它是以低電平觸發電機運轉;其二控制端A、B具有觸發鎖定功能;其三具有多種保護，如D1、D2的觸發鎖定，D3—D6的功率管集電極保護等。因此本電路只有三種輸入狀態有效，電機仍有五種工作狀態。D1 ,D2的作用是：若A為低電平時，BG1、BG2、BG5導通，BG2集電極的髙電平將通過D2封鎖B端的輸入，保證BG6截止，若本電路採用TTL電路觸發，必須選用集電極開路門電路。因電機對供電穩定的要求並不高，圖6的驅動電路不失為一種交流供電方案，交流電經全橋整流後，驅動並聯使用的MOS場效應管Q1、Q2，R3、C1起濾波作用;續流二極體D用以防止高電壓對Q1、Q2的破壞。圖7利用可控硅的整流特性驅動直流電機，本電路僅適用於小功率電機調速，R2，C3的濾波網路可以吸收電機的反電動勢保護SCR，C2與L組成的濾波器，能抑制電網干擾。用集成電路驅動電機的情況也較多，和一般的三端穩壓器直接驅動不同，圖8電路使電機可以獲得從0V至7V的驅動電壓，因而具有低壓調速性能，IC1為 正輸出的固定穩壓器，IC2為可調負輸出的四端穩壓器，調節R1可以使電機獲得零電壓，由於IC2的散熱片內部與輸入端相連，因此IC1, IC2可用公共散熱器，以適應低壓工作。圖9採用功率型運放驅動電機，屬橋式驅動電路，控制信號從R1，R2，RP1, RP2組成的惠斯登電橋臂上得到，若RP2用於信號的檢測，電機對RP1進行反饋跟蹤調節，則可實現誤差比例控制，這里LM378可提供最大達1A的驅動電流，本電路在伺服系統中具有廣泛的應用。

❹ 穩壓二級管在電路中的作用

穩壓二極體(又叫齊納二極體)它的電路符號是:此二極體是一種直到臨界反向擊穿電壓前都具有很高電阻的半導體器件.在這臨界擊穿點上,反向電阻降低到一個很少的數值,在這個低阻區中電流增加而電壓則保持恆定,穩壓二極體是根據擊穿電壓來分檔的,因為這種特性,穩壓管主要被作為穩壓器或電壓基準元件使用.其伏安特性見圖1,穩壓二極體可以串聯起來以便在較高的電壓上使用,通過串聯就可獲得更多的穩定電壓.
穩壓管的應用:
1、浪涌保護電路(如圖2):穩壓管在准確的電壓下擊穿,這就使得它可作為限制或保護之元件來使用,因為各種電壓的穩壓二極體都可以得到,故對於這種應用特別適宜.圖中的穩壓二極體D是作為過壓保護器件.只要電源電壓VS超過二極體的穩壓值D就導通,使繼電器J吸合負載RL就與電源分開.

2、電視機里的過壓保護電路(如圖3):EC是電視機主供電壓,當EC電壓過高時,D導通,三極體BG導通,其集電極電位將由原來的高電平(5V)變為低電平,通過待機控制線的控制使電視機進入待機保護狀態.

3、電弧抑制電路如圖4:在電感線圈上並聯接入一隻合適的穩壓二極體(也可接入一隻普通二極體原理一樣)的話,當線圈在導通狀態切斷時,由於其電磁能釋放所產生的高壓就被二極體所吸收,所以當開關斷開時,開關的電弧也就被消除了.這個應用電路在工業上用得比較多,如一些較大功率的電磁吸控制電路就用到它.

4、串聯型穩壓電路(如圖5):在此電路中,串聯穩壓管BG的基極被穩壓二極體D鉗定在13V,那麼其發射極就輸出恆定的12V電壓了.這個電路在很多場合下都有應用

❺ 雙向二極體起什麼作用

雙向二極體的應用；常用來觸發雙向晶閘管，還可構成過壓保護等電路，雙向觸發二極體的構造，符號及等效電路。

經常在功率較大的放大電路，功率管的基極b與發射極e即發射結並聯兩個反向的二極體，這是通過對發射結輸入電流的分流作用而起保護作用，兩個二極體反向串聯後對與之並聯的電路可起過壓保護作用，當電路過壓時，二極體首先擊穿短路。

雙向過壓保護，這種雙向tvs，雙向過壓保護電路一般用於電子電路，與被保護的PN結並聯，保護該PN免遭反向過電壓的危害，作用是過壓保護，靜電保護，電壓鉗位，阻尼作用。

如果是兩個穩壓二極體反向串聯，正、反方向電壓到達穩壓值時，電壓被鉗位，如果是兩個穩壓二極體反向串聯，正，反方向電壓到達穩壓值時，電流劇增，電動力增大，起阻尼作用。

(5)電路bg9擴展閱讀

瞬態電壓抑制器簡稱TVS，是一種二極體形式的高效能保護器件。當TVS二極體的兩極受到反向瞬態高能量沖擊時，將其兩極間的高阻抗變為低阻抗，吸收高達數千瓦的浪涌功率，使兩極間的電壓箝位於一個預定值，有效地保護電子線路中的精密元器件，免受各種浪涌脈沖的損壞。

將TVS二極體加在信號及電源線上，能防止微處理器或單片機因瞬間的肪沖，如靜電放電效應、交流電源之浪涌及開關電源的噪音所導致的失靈。靜電放電效應能釋放超過10000V、60A以上的脈沖，並能持續10ms，利用TVS二極體，可有效吸收會造成器件損壞的脈沖。

將TVS二極體放置在信號線及接地間，能避免數據及控制匯流排受到不必要的噪音影響。開關電源中的開關管一般是mos管，由於mos管的G極對靜電或過壓非常敏感，所以為了保護它免遭損壞才加雙向TVS給與保護，一般三極體開關並不害怕靜電，很少有這個保護。

參考資料網路--雙向觸發二極體

❻ 8mo9bg汽車儀表電路板上一隻三極體

根據待測電容器的耐壓，找一個比他稍高直流電源，然後串聯一隻大電阻，和一個電流表，就可以了。
根據待測電容的容量和品種不一，電阻值和電流表量程的選擇也不同，以測25V1000μF電解電容為例，可以用50V直流電源，串聯50K電阻和1MA電流表。

❼ 請教師傅們解釋一下下面的這個電路圖片，

啟動時，閉合QS，按下SB2，接觸器線圈KM得電，接觸器主觸頭閉合，松開SB2後，由於接觸器常開輔助觸頭閉合，接觸器線圈依舊得電，三相電機得電轉動。
停止時，按下SB1，接觸器線圈掉電，接觸器主觸頭斷開，電動機斷電，與此同時接觸器常開輔助觸頭斷開。
當電動機相電流過大時，熱繼電器的熱元件發熱，熱繼電器的常閉觸頭斷開，接觸器線圈掉電，接觸器主觸頭斷開，與此同時接觸器常開輔助觸頭斷開，電動機斷電。

❽ 無線遙控開關 插座 怎樣調試 各關鍵點參數是怎樣的 這個電路圖具體講解 具體點

你可以把每個三級管與其外圍電路看成一個與非門，把他簡化就好看多了，具體電壓我相信沒有多少人去測靜態電壓的，都是一個節點一個節點試動態電壓的

❾ 誰能發個電腦主板的電路或講解下電腦電路

一、電腦板的組成簡介
游戲電腦板（或稱節目板）盡管種類繁多，但其內部都是由中央處理器、圖像處理器ppu、聲音處理單元、i／o介面電路、程序、數據、存貯器ram／rom等部分組成。電腦板其實就是一種特殊用途的計算機。
中央處理器cpu在通電後清零復位就開始工格，它首先從只讀存貯器rom中讀出電腦板的特定程序，並按已因化的程序逐個調出其部分內容。此步在計算機中構成硬碟中內存的菜單顯示，供使用者了解內存的資料菜單，還通過匯流排將數據和地址碼送往ppu和聲道處理單無，將數據碼和地址碼變成相關的圖像信號和伴音信號。當操縱面板指令輸入，通過i／o接品向cpu發出指令，使其按每個指令通過匯流排支持ram，ppu等系統，調出相關的圖像和聲音信息。
cpu的處理信息能力與電腦板內存貯單元的容量是相等配置的。存貯器存貯的內容多少與貯單元多少計算的。通常，稱一個存貯單元存貯的內容為一個「字」，而一個包涵的二進制的位數稱為「字長」。很明顯，字長越多，其信息的精度越高，對游戲機來說圖像的象素也越多，看起來越清晰。一般機型8位和16位，但光碟機的內存已達32位以上。
一個存貯器由千萬貯單元組成。存貯單元的多少表示存貯的容量，通常以k單位（1k為210，即1024個存貯單元）。一般存貯器有128k、256k，但有的為4m以上（1m＝1000k）。對1m的存貯器來說，它具有1000＊1024個存貯單元。存貯器的指揮者中央處理器cpu與存貯器的配置相適應，有8位和16位之分。
二、街機常用cpu的簡介為了組成不同的節目板，使用不同容量的存貯器和中央處理器。隨著處理信息量的不同，大型游戲機有的使用一隻cpu，有的使用兩只cpu。單cpu電腦板，常用z80a、6502、8080等8位cpu。雙cpu電腦板，常用8位的z80和16位的mc68000組成。
1．z80型cpu的各腳功能
z80的內部由以下部分組成：
其1－5腳為a11－a15地址匯流排，30－40腳為a0－a10地址匯流排。這16隻構成三態輸出16位地址匯流排。
第14、15、12、8、7、9、10、13依順序構成d0－d7三態輸入／輸出數據匯流排。
第6時鍾脈沖輸入端（clk）。輸入周期t為25us（即頻率為4hmz）的時鍾脈沖。
第11腳vcc，要求＋5v＋－o．25v，負載電流為9o－2ooma。
第16腳為「中斷」指令輸入端（ini）。當由i／o介面電路送入低電平指令時，在現行指令結束時cpu響中斷。
第17腳不受馮前令控制的中斷輸入控制（nmi）。它與第16腳不同的是，無論內部觸發器處理於何種狀態，只要輸入中斷脈沖指令，在脈沖下降沿立即中斷。cpu將中斷前的內容予以存貯，一旦復位返回原程序。
第18腳暫控制端（halt）。由軟體發出低電平指令cpu執行空操作指令，以等待再次接受操作指令。
第19腳三態輸出的存貯器地址線保持端（mreq）。低電平有效。其輸出地址匯流排上保持一個同或寫入的地址碼。
第2o腳三態輸出端（iorq）。當cpu處中斷狀態時，此腳輸出低電平，使地址匯流排低8位保持有i／o讀或寫有的效地址碼。
第21腳三態讀出設定端（rd），低電平在效。低電平使cpu從存貯器或i／o介面電路讀出數據。此時如果第19腳也低電平，cpu則讀出i／o介面數據。
第22腳寫入低電平指令（wr）。該腳低電平，表示cpu數據匯流排有數據信息寫入存貯器或i／o介面。
第23腳匯流排響就狀態，低電平輸出指令（busack）。此腳低電平，說明cpu地址匯流排、數據匯流排和三態控制匯流排可接受外部控制指令。
第24腳輸入低電平為等待狀態（wait）。對定址的i／o或存貯器暫停數據傳送，直到此腳高電平時過進行i／o或存貯器數據傳送。其目的是與存貯器和i／o動作同步。
第25腳外部匯流排申請輸入端（busreq），低電平有效。該腳低電平輸入時，請求cpu在此指令下，當運行周期一結束立即處於預備匯流排輸入狀態。
第26腳低電平復位端（res），使cpu清零置初始狀態。由外電路提供1oons的低電平脈沖。
第27腳操作碼周期指示端（mi）。每取一操作碼即相應輸出一低電平周期指示。當此腳和第2o腳同時為低電平時，為中斷響應周期。
第28腳刷新低電平輸出端（rfsh）。當該腳輸出低電平時和第19腳電平同時刷新動態存貯器。
第29腳接地端。
2．mc68ooo型cpu的各腳功能
mc68ooo為莫托洛拉公司生產的16位cpu。其中，第29－48腳眯地址匯流排a1－a2o三態輸出端，第5o－52腳為a21－a23三態地址匯流排輸出端。均為高電平有效，有直接對8m位元組定址。與第7、8腳配合，可對16m位元組定址。第5、4、3、2、1腳為do－d4三態輸入／輸出數據匯流排端，第64、63、62、61、6o、59、58、57、56、55、54腳為d5－d15三態輸入／輸出數據匯流排端，可按16位位元組或高／低兩種8位位元組進行數據的雙向傳輸。
以下按其餘各腳順序說明功能及動態有效電平：
第6腳三態輸出地址匯流排端（as），輸出低電平有效。
第7、8腳為高/低位元組數選通三態電平輸出端（udslds），輸出低電平有效。與第9腳配合，表明當前數據匯流排d0-d15的有效位數。
第9腳讀寫三態電平批示輸出端（r/w）。其高/低電平表示數據是讀還是寫。（第7、8、9腳電平與d0-d15的真值表見表1）。
第10腳數據交互傳送回答輸入電平端（dtack），低電平有效。數據讀寫傳送完成時，存貯器向此腳返送低電平，使cpu結束本次讀寫周期，cou以此低電平將數據饋存。
第11腳匯流排開放低電平輸出端（bg）。當此腳為低電平時，cpu向周邊控制設備指示匯流排開放，可供其它主機使用。
第12腳低電平輸入回答信號端（bgack）。當此腳為低昌平時表示系統中其主控系統已佔用控制匯流排。
第13腳匯流排申請低電平輸入端（br）。在多個閏主控制系統中，各主控制備通過此腳向cpu提出佔用匯流排申請。cpu第11腳輸出低電平為回答電平信號。
第14腳vcc,+5v +0.25v。
第15腳時鍾信號輸入端（clk）。mc68000尾輟型號表示不同的時鍾頻率，共有mc68000l4/l8/l10四種。其中，mc68000l4的時鍾頻率為4mhz，l6為6mhz依次類推。時鍾頻率越高，其運算速度越快。例如，第11腳匯流排開放低電平下降沿到匯流排開放時間，從l4-l10分別為120ns,100ns,80ns,70ns。
第16、53腳為接地端。
第17腳雙向控制的軼i/o信號端（halt），低電平有效。當外部有低電平輸入時，cpu在完成當前周期後軼，將所有數據輸入端開放。如果cpu運行受阻也會停機，同時該腳輸出低電平信號。
第18腳雙向控制的復位脈沖雙向控制的復位脈沖i/o電平（res），當輸入低電平時cpu清零復位，同時cpu對外圍系統進行復位，同時cpu對外圍系統進行復位，與第17腳配合完成系統清零。
第19腳三態輸出線指示有效存貯器地址（vma），低電平有效，表示地址匯流排上信息有效。
第20腳使能方波輸出端（e）。其頻率為cpu主頻的1/10，用於外圍系統晶元使能信號。
第21腳低電平輸入端，指示外設地址碼有效（vpa）。如果所涉及地址碼屬mc68000系列的cpu，則外部將低電平送入該腳。
第22腳取消當前的匯流排指令執行過程中受阻，外部系統向該腳發回低電平，引起匯流排命令受阻的情況有：（1）讀寫指令未得到外部系統執行。（2）「中斷」過程中未讀到中斷電平。（3）在已設定的存貯系統中，無指令所要求讀寫內容。（4）操作中有失誤。
第23、24、25腳ipl0、ipl1、ipl2中斷請求指令輸入端，低電平有效。當外設系統請求中斷時，第25腳為最高位，第23腳為最低位，與24腳電平組合成8種狀態。三腳都為低電平時為7級中斷，都為高電平時為0級中斷，當無中斷請求時，三腳都為高電平。
第26、27、28腳（fc1、fc2、fc0）cpu功能指示三態輸出電平，其組合電平指示cpu當前工作狀態（見表2）。
3、6502型cpu的各腳功能第1、2腳為vss-5v。
第2腳等待低電平輸入端（rdy）。為使cpu能支持慢速prom，在讀出時延遲一命令周期。
第3腳內部時鍾振盪脈沖輸出1（￠1），頻率為1.023mhz。
第4腳中斷請求低電平輸端（irq）；第5腳空；第6腳不可停止中斷低電平輸入端（nmi），低電平輸入後，cpu執行當前指示後中斷。
第7腳同步信號輸出端（sync），此腳為高電平時表示操作在進行，同時有同步脈沖輸出。
第8腳vcc，5v+/-0.25v，功耗0.7w。
第9-20腳（ab0-ab1）64k位元組地址匯流排輸出端；第22-25腳（ab12-ab15）64k位元組地址匯流排輸出端；第26-33腳（db7、db6、db5、db4、db3、db2、db1、db0）雙向三態數據交互匯流排端；第34腳輸入/輸出讀寫電平指令（rw），高電平為讀出，低電平為寫入。
第35、36腳空；第37腳時鍾脈沖輸入端（￠0），由外路時鍾脈沖發生器產生1.023mhz。
第38腳溢出標志設定輸入端（so），下降沿觸發。
第39腳內部時鍾脈沖輸出2（￠2），頻率為1.023mhz。
第40腳復位脈沖輸入端（res），高電平使cpu復位。
6502時鍾脈沖為1mhz，6502a為2mhz，因此6502a的運算速度比6502快。
4、8080a型cpu的各腳功能
數據匯流排和地址匯流排的相關腳：
第10、9、8、7腳和3-6腳依為數據輸入/輸出匯流排的d0-d3、d4-d7的引出端。第25-27腳，29-35腳、1腳和40、39、38、37、36腳依次為a0-a2、a3-a9、a10、a11-a15地址碼輸出端，地址匯流排輸出可支持64k位元組存貯器的地址碼或256個i/o系統地址。
第2腳接地端；第11腳vss-5v 正負0.5v，最大電流1ma。
第12腳復位端（res）。低電平有效，復位脈沖清零程序計數。
第13腳請示輸入電平（hold）。此電平信號送到該腳後，cpu完成現行運行周期後，外部系統獲得匯流排控制權，使cpu的地址匯流排和數據匯流排接受輸入信息。
第14腳中斷請示電平輸入端（int）。當輸入為高電平時，下一運行周期cpu暫停。如cpu處保持狀態時或處於復位狀態，將下接收中斷請求。
第15腳時鍾信號輸入1（?2），其最高頻率為2mhz。
第16腳中斷應答電平輸出端（inte）；第17腳數據匯流排開放指示輸出電平（dbin）。向外設系統指示數據匯流排處於輸入狀態。
第18腳寫入狀態輸出低電平信號（wr）。用來控制存貯器寫入i/o介面電路數據。
第19腳同步信號輸出端（）。向外設系統提供每外周期開始的同步脈沖。
第20腳vcc，+5v，正負0.25v，最大電流80ma。
第21腳保持狀態輸出電平（hlda）。說明cpu已響應第13腳的請求信號，數據匯流排和地址匯流排接收輸入信號。
第22腳時鍾信號輸入1（?1），最高頻率為2mhz。
第23腳外部系統准備完畢向cpu輸入的提示高電平（ready）。當外部系統存貯器、i/o系統速度較慢時，cpu根據其輸入電平選擇輸入等待或輸入運算。
第24腳等待輸出端（wait）。當cpu送出一地址碼後，第23腳未輸入高電平則進入竺狀態，以便與外部系統配合。
第28腳vcc，+12v，正負0.6v，最大電流70ma。

❿ 數電方面 時序控制 用555定時器和數字計數器晶元組成一個集成電路，實現對 四個開關量的控制 具體如下：

555定時器及其應用
555定時器是一種中規模的集成定時器，應用非常廣泛。通常只需外接幾個阻容元件，就可以構成各種不同用途的脈沖電路，如多諧振盪器、單穩態觸發器以及施密特觸發器等。555定時器有TTL集成定時器和CMOS集成定時器，它們的邏輯功能與外引線排列都完全相同。TTL型號最後數碼為555，CMOS型號最後數碼為7555。
一、555的結構組成和工作原理
555定時器是一種模擬電路和數字電路相結合的器件，下圖為其內部組成和引腳圖。

內部電路原理圖

等效邏輯圖 引腳圖
由圖知，電路由一個分壓器，兩個電壓比較器，一個R-S觸發器，一個功率輸出級和一個放電晶體管組成。
比較器A1為上比較器，由BG1~BG8組成，它是由一個NPN管的復合結構做輸出級的兩級差分放大器。上比較器的反相輸入端固定設置在2/3VCC上，它的同相輸入端⑥腳稱作閾值端（或高觸發端），常用來測外部時間常數迴路電容上的電壓。
比較器A2為下比較器，由BG9~BG13組成，它是由一個PNP管組成的復合輸出級的差分放大器。上比較器的同相輸入端固定設置在1/3VCC上，反向入端②腳稱作觸發輸入端，用來啟動電路。
電路中的比較器的主要功能是對輸入電壓和分壓器形成的基準電壓進行比較，把比較的結果用高電平"1 "或低電平"0" 兩種狀態在其輸出端表現出來。
555 電路中的R-S觸發器是由兩個與非門交叉連接，上圖中是由BG14~BG18構成。其中BG15和BG14的基極分別受上比較器和下比較器的輸出端控制。A1控制R端，A2控制S端。為了使R-S 觸發器直接置零，觸發器還引出一個④端，只要在④端置入低電平"0"，不管觸發器原來處於什麼狀態，也不管它輸入端加的是什麼信號，觸發器會立即置零，即Q=O=Uo所以④端也稱為總復位端。
BG18~BG21構成功率輸出級，③腳為輸出端，能輸出最大為200mA的電流，故課直接驅動小型電機、繼電器、地租揚聲器等功率負荷。
BG22是復位放大器。555 電路中特設了一個放電開關，它就是三極體BG23。當555 電路輸出端電平Uo =0 時，Q』=1, BG23處於導通狀態;當輸出端電平Uo =1 時，Q』=0 , BG23 處於截止狀態，相當於⑦端開路。因此三極體BG23 起到了一個開關的作用。當Uo= 0 時，開關閉合，為電容提供了一個接地的放電通路;當Uo = 1 時，開關斷開， ⑦端開路，電容器不能放電。
R7、R8、R9是三隻精密度高的5KΩ的電阻，三隻電阻構成了一個電阻分壓器，為上比較器和下比較器提供基準電壓，因為分壓器的三個電阻是5KΩ，「555」因此而得名。
555的⑤腳稱為「控制端」，它是上比較器的基準電壓端。若此端外接電壓源，則比較器的基準電壓由外接電壓源所決定，從而實現了外電壓控制，如果⑤腳不接外部電壓源，則上、下比較器的基準電壓分別是2/3VCC和1/3VCC。若⑤腳接6伏的電壓源，則上比較器的基準電壓就是6伏，而下比較器的基準電壓為外接電壓源的一半，為3伏。如果⑤腳接一交變電壓，則上比較器和下比較器的基準電壓都隨時間而變化，從而使外部定時元件的充放電時間也隨之變化，可以起到調制的作用。當⑤腳不接外部電壓時，通常接入一個0.01~0.1微法的電容至地，以防外接干擾。
⑧腳為電源正極，電源電壓范圍是4.5~18伏，①腳為電源負極（地）端。
工作原理：
當⑥腳電位高於2/3VCC，②腳高於1/3VCC時，上比較器輸出為高電平，下比較器輸出為低電平，因而R-S觸發器中的BG15截止，BG14和BG16導通，Q『高電平，③腳輸出為低電平。放電晶體管BG23導通，即使⑥腳電位變低，此狀態也一直保持不變，直到②腳輸入觸發信號。
當⑥腳電位低於2/3VCC，②腳低於1/3VCC時，A1輸出為低電平，A2輸出為高電平。因而Q『為低電平，③腳輸出為高電平，BG23截止。
當⑥腳電位低於2/3VCC，②腳高於1/3VCC時，上比較器A1輸出為低電平，下比較器輸出為高電平，此時Q『狀態保持不變，③腳輸出及BG23狀態也不變。
當當⑥腳電位高於2/3VCC，②腳低於1/3VCC時，上比較器A1輸出為高電平，下比較器輸出也為高電平，此時③腳輸出低電平，BG23導通。
555定時器的邏輯功能
R S』 Q ⑦端
1 1 0 接地
0 0 1 開路
0 1 Q 保持
1 0 不定 不定

555定時器功能表
輸入 輸出
閾值輸入⑥腳 閾值輸入②腳 復位輸入（④腳） ③腳輸出 ⑦腳
× × L L 導通
<VREF1 <VREF2 H H 截止
>VREF1 >VREF2 H L 導通
<VREF1 >VREF2 H 不變 不變
>VREF1 <VREF2 H L 導通
VREF1=2/3VCC VREF2=1/3VCC
從簡化的內部電路結構和邏輯功能表中可以看出，555 電路有以下幾個特點:
①兩個輸入端觸發電平的要求不同。在⑥ 輸入端加上大於2/3Vcc( 或Vc)，可以把觸發器置於"O"狀態，即Uo = 0 。在⑥端加上小於2/3Vcc( 或VCC/2)的電壓時可3以把觸發器置於"1" 狀態，即Uo =1。
②復位端④低電平有效，平時應為高電平。
③對於放電開關端⑦，當UO為低電平時， ⑦端接地;當Uo為高電平時， ⑦對地開路。
TTL與CMOS型的555主要參數比較

兩者的比較：
CMOS型555的輸出脈沖的上升沿和下降沿比TTL的要陡，變換時間短；在傳輸過渡時間里產生的尖峰電流小；輸入阻抗比TTL型的555要高出幾個數量級；驅動能力比TTL的要差。
一般來說，在要求定時長，功耗小，負載輕的場合，宜選用CMOS型的555，而在要求負載重，驅動電流大，電壓高的場合，宜選用TTL型的555。