門電路電平

『壹』 門電路的輸入低電平與高電平的值是否允許有一定的范圍

主要看你的系統如何定義高低電平，以及門電路的額定工作電壓，比如在51單片機系統中，5V是高電平，0V是低電平；比如在STM32系統中，3.3V是高電平，0V是低電平。

『貳』 CMOS門電路輸入高電平低電平的電壓有沒有什麼規定啊

有一些相關的規定。

1，比如與晶元類型有關，74hcxx輸入高低電平分界在0.3-0.7vdd之間，如果電源電壓為5v，分界在1.5v到3.5v都算合格。所以低於1.5v肯定是輸入低電平，高於3.5v肯定是輸入高電平，而1.5v到3.5v則不能確定。所以ttl晶元不能直接驅動高速cmos，而高速cmos可以直接驅動ttl。

2，74hctxx則另有規定，與ttl電平兼容，與74hcxx不同。各種單片機輸入高低電平與此又稍有不同。

(2)門電路電平擴展閱讀：

CMOS邏輯歷史

1，早期分離式CMOS邏輯元件只有「4000系列」一種（RCA 'COS/MOS'製程），到了後來的「7400系列」時，很多邏輯晶元已經可以利用CMOS、NMOS，甚至是BiCMOS（雙載流子互補式金氧半）製程實現。

2，早期的CMOS元件和主要的競爭對手BJT相比，很容易受到靜電放電（ElectroStatic Discharge, ESD）的破壞。而新一代的CMOS晶元多半在輸出入接腳（I/O pin）和電源及接地端具備ESD保護電路，以避免內部電路元件的柵極或是元件中的PN結（PN-Junction）被ESD引起的大量電流燒毀。

3，此外，早期的CMOS邏輯元件（如4000系列）的操作范圍可由3伏特至18伏特的直流電壓，所以CMOS元件的柵極使用鋁作為材料。

4，而多年來大多數使用CMOS製造的邏輯晶元也多半在TTL標准規格的5伏特底下操作，直到1990年後，有越來越多低功耗的需求與信號規格出現，取代了雖然有著較簡單的信號介面、但是功耗與速度跟不上時代需求的TTL。

5，此外，隨著MOSFET元件的尺寸越做越小，柵極氧化層的厚度越來越薄，所能承受的柵極電壓也越來越低，有些最新的CMOS製程甚至已經出現低於1伏特的操作電壓。這些改變不但讓CMOS晶元更進一步降低功率消耗，也讓元件的性能越來越好。

6，2004年後，又有一些新的研究開始使用金屬柵極，不過大部分的製程還是以多晶硅柵極為主。關於柵極結構的改良，還有很多研究集中在使用不同的柵極氧化層材料來取代二氧化硅，例如使用高介電系數介電材料（high-K dielectric），目的在於降低柵極漏電流（leakage current）。

『叄』 什麼是門電路的閾值電壓，開門電平，關門電平

開門電平:當電路輸入端接額定負載時,使電路輸出端處於低電位上限所允許的最低輸入電位.

關門電平:使電路輸出端處於高電位下限所允許的最高輸入電位.

閾值電壓:通常將傳輸特性曲線中輸出電壓隨輸入電壓改變而急劇變化轉折區的終點對應的輸入電壓稱為閾值電壓.

雜訊容限:在前一極輸出為最壞的情況下,為保證後一極正常工作.所允許的最大雜訊幅度.

『肆』 如何門電路邏輯圖判斷高電平和低電平

輸入端、輸出端有小圈的是低電平有效，沒有小圈是高電平有效。

上圖的邏輯門我用與門的符號，表示 A 與 B 是與的關系，但是輸入、輸出的有效電平不同，而它們在74系列晶元的名稱與符號是不同的，分別是：

與門 74LS08、與非門 74LS00、或非門 74LS02、或門 74LS32 。

製作電路圖時不要僵化地使用74系列的晶元符號，而是按照實際的邏輯關系表達，電路的邏輯關系就清晰多了。

『伍』 在門電路中，電平與電壓是一樣意思嗎

在門電路中，電平是指信號電壓（+、0、-），電壓是是指工作電壓。不一樣的意思。

『陸』 簡單的邏輯門電路 判斷各門電路輸出是什麼狀態（高電平，低電平還是高阻態）。已知這些都是74型TTL電路

1、高電平，有關。

2、低電平。

3、輸入端接電源，懸空或高阻(10k以上)相當於接高電平，接地為低電平，通過低阻接入電平信號則認為輸入信號與接入電平相同。則為OC門。

圖中的第一個輸入為高電平，電路為與非門，則輸出端電平為低電平；

第二圖輸入為低電平，在輸入端串聯了高阻值電阻，則輸出端為高阻狀態；

第三圖輸入為高電平，電路為與非門，則輸出端電平為低電平。

(6)門電路電平擴展閱讀：

與模擬電路相比，它主要進行數字信號的處理（即信號以0與1兩個狀態表示），因此抗干擾能力較強。數字集成電路有各種門電路、觸發器以及由它們構成的各種組合邏輯電路和時序邏輯電路。

一個數字系統一般由控制部件和運算部件組成，在時脈的驅動下，控制部件控制運算部件完成所要執行的動作。通過模擬數字轉換器、數字模擬轉換器，數字電路可以和模擬電路互相連接。

簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之後產生高電平或者低電平的信號。

高、低電平可以分別代表邏輯上的「真」與「假」或二進制當中的1和0，從而實現邏輯運算。常見的邏輯門包括「與」閘，「或」閘，「非」閘，「異或」閘（也稱：互斥或）等等。

邏輯門是組成數字系統的基本結構，通常組合使用實現更為復雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可編程邏輯器件等。

『柒』 電路里的電平是什麼 怎麼判斷高,低電平

電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。

當輸入電平高於Vih時，則認為輸入高電平；當輸入電平低於Vil時，則認為輸入低電平。

電平的單位分貝用dB表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。

輸出高電壓（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。

輸出低電壓（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。

(7)門電路電平擴展閱讀

電平與電壓的關系

從電壓電平的定義就可以看出電平與電壓之間的關系，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要表盤按電平刻度標志即可，在此要注意的是電平刻度是以1 mW功率消耗於600 Ω電阻為零分貝進行計算的，即0dB=0.775V。

電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關系，因而電壓量程擴大N倍時，由電平定義可知，即電平增加20lgN(dB)。

由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指針示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。

『捌』 在分析門電路時，什麼叫做高電平有效

高電平有效是說，當這個門電路的某個控制信號是在高電平時，門電路才實現其設計功能。下圖是3-8解碼器74138的真值表，你從中可以看出，它有三個控制端G1、G2A、G2B，分別是G1高電平有效、G2A和G2B低電平有效。當其中有G1為低電平，或G2A為高電平，或G2B為高電平時，74138是不工作的。只有當G1為高電平、G2A和G2B都為低電平，也就是說是它們都處於有效電平狀態時，74138才會進行解碼工作，把A、B、C三個輸入變數按照三位二進制數字處理，在Y0~Y7這8根輸出線上選通相應的一條為低電平（74138的輸出是低電平有效）。如果三個控制信號不全部滿足有效條件，74138的所有輸出引線就都處於高電平狀態，無論A、B、C輸入什麼變數都不為所動。也有些門電路只有一個控制端，那麼這個門電路是否工作，就只看這一個控制端是否處於有效電平。

根據上面所述，你是否能夠明白高電平有效或低電平有效的意思了？

『玖』 如何判斷門電路輸出電平的狀態

門電路輸出狀態有三種,高電平、低電平、高阻.
最簡單的檢測方法是用一個紅色LED和綠色LED反向並聯,一端接在用兩個電阻分壓成1/2VCC電平處,另一端測試輸出端電平.設紅色LED亮為高電平,則綠色LED亮時為低電平,兩個都不亮即為高阻狀態.
如果要判定門電路的邏輯狀態,只能通過計算得知.

『拾』 判斷門電路的輸出狀態（高電平、低電平、高阻態）並說明原因

高電平邏輯1，過電阻下拉到地是邏輯0，二者與非，輸出的是邏輯1，也就是輸出高電平。