純電路設計

『壹』 純電阻分壓網路電路 設計方案，給個參考圖，或者原理。郵箱[email protected]

如果你要求不高的話，可以用2個背靠背多路開關和若干電阻搭制，如果使用8路開關，可能得到64種搭配，對於大功率可以用繼電器搭制，看你的需要了。數字電位器不可用嗎？它更方便，可以直接用單片機進行控制。

『貳』 初中物理

初中物理合集網路網盤下載

鏈接：https://pan..com/s/1znmI8mJTas01m1m03zCRfQ

簡介：初中物理優質資料下載，適合各階段老師教學，學生日常輔導，中考沖刺，技能提升的學習。

『叄』 純數字電路的設計，單片機的設計和可編程邏輯器件，三種的優缺點

純數字設計指的大多是74系列那樣的通用晶元，有點是組建方便，簡單系統成本低，是可編程邏輯器件的基礎，早期單板機就用這個，現在led光屏也有很多，缺點是復雜應用成本高，設計復雜，功耗大，部分效率較低。
PLD成本高，但是功耗較低，另外較穩定易維護，方便量產。設計開發過程隨著技術的進步也越來越簡便快捷。
單片機功耗低應用靈活，但是執行並行任務效率低。不過一般的應用對實時性要求不高，所以應用特別特別特別廣泛…收發器，收音機，充電器，顯示屏，無所不在，而且沾了單片機也能顯得高端不少（其實不止是顯得，因為軟體部分很能顯示出設計者的水平）
個人見解，有不全面的樓下補充

『肆』 純組合邏輯電路怎麼dc綜合

每個模塊的設計工作包括3個部分：1,電路模塊的設計；2,測試模塊的設計；3,設計文檔的編寫和整理。測試模塊的設計和文檔編寫是比電路模塊設計更為重要的設計環節，測試是否嚴密和完整決定了系統設計的成敗，設計文檔的完整和准確也是系統設計成敗的關鍵，缺少完整的設計說明文件，就不能維持設計工作的連續性，為今後的調試和維護帶來困難。組合電路邏輯在數字系統中起著基本組件的作用，也可以說，如果不了解組合邏輯的構成，就不可能對數字邏輯電路系統有任何了解。採用Verilog或VHDL高層次設計方法，也是以基本組合邏輯電路為基礎的。如果沒有基本組合邏輯電路知識，即使對Verilog 或 VHDL 語法了如指掌，也不可能設計出結構合理的復雜系統。
在實現演算法時(如卷積運算和快速傅里葉變換)，常常會用到加運算。由於多位並行加法器是由多層組合邏輯構成的，加上超前進位形成的邏輯雖然減少了延時，但還是有多級門和布線的延遲，而且隨著位數的增加延遲還會積累，這樣就使加法器的使用頻率受到限制，這里是指計算的節拍(即時鍾)必須大於運算電路的延遲，只有在輸出穩定後才能輸入新的數據進行下一次運算。如果設計的是32位或者是64位的加法器，延遲就會更大。為了加快計算速度，可以在運算的組合邏輯層中加入多個寄存器組來暫存中間結果。也就是採用數字邏輯設計中常用的流水線(pipe-line)辦法，來提高運算速度。
這樣設計的加法器在行為模擬時是沒有延時的。藉助綜合器，可以將以上代碼自動將其綜合成典型的加法器結構。綜合器有許多選項可供設計者選擇，以便來控制自動生成的電路性能。設計者可以考慮提高電路的速度或者是節省電路元件以減少電路佔用矽片的面積。綜合器會自動根據你的選項為你挑選一種基本加法器的結構，有的綜合器還可以根據用戶對運算速度的要求插入流水線結構。

『伍』 通常所說的電路設計工程師是指什麼

通信工程，電子信息，自動化專業，信息物理專業都是可以的，這個行業很多專業都有可以。行業前景應該不錯，基於wto後，中國電路設計師需要集體升級，發展潛力應該不錯

『陸』 用純數字電路設計一個數字鍾

伱自己設計就可以了 用555產生脈沖 再用74ls90 分頻 60分頻 24 分頻 伱總會吧
再用CD4511 解碼顯示 共陽共陰隨你選 只是注意解碼後的電位就是了

整個電路 會用到一些 與非門 非門 或門 這個自己 弄 如果伱不會 多學習一下 相信伱弄好這個電路 這方面就不難了
我的電路圖不知道弄哪去了 又沒有電子圖
其實電子鍾就那麼回事 做的方法多的去了

『柒』 我特別的熱愛電子產品，考研想考一個和電子產品相關的專業，應該選擇哪所學校哪個專業呢

電子信息工程就是了 成都電子科技大學 西安電子科技大學(電路與系統很好) 西北工業大學 都是電子類得好學校
你需要看的有 電路基礎 數字電路基礎 模擬電子線路基礎 信號與系統 數字信號處理 高等數學 大學物理等等