門電路模擬

Ⅰ (Multisim數電模擬)與非門邏輯功能測試及組成其它門電路

集成邏輯門有許多種，如：與門、或門、非門、與非門、或非門、與或非門、異或門、OC門、TS門等等。但其中與非門用途最廣，用與非門可以組成其它許多邏輯門。 

要實現其它邏輯門的功能，只要將該門的邏輯函數表達式化成與非-與非表達式，然後用多個與非門連接起來就可以達到目的。

(1)門電路模擬擴展閱讀：

集成邏輯門還可以組成許多應用電路，比如利用與非門組成時鍾脈沖源電路就是其中一例，它電路簡單、頻率范圍寬、頻率穩定。

與非門的邏輯功能是：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出才是低電平(即有「0」得「1」，全「1」得「0」）。

Ⅱ 怎樣設計一個四輸入表決器門電路並模擬

邏輯圖搞出來，再用一個個與非門晶元搭模擬就OK了

Ⅲ 用VB對邏輯門電路模擬

1，模擬的工具已經很多，或許用現成的容易些。

2，用任何語言都可以模擬，關鍵是模擬的功能包括哪些。也就是，你要定義出你這個模擬軟體到底要做些什麼。模擬的部分則很容易完成。

Ⅳ 用74LS161及必要的門電路設計一個六十進制計數器，並用MULTISUM模擬。

用74LS160集成塊設計一模為8，開機能自動清零的計數器，計術規則按：2，4這個比較困難，160輸出為8421碼，從0到9.按照你的要求後面需要接許多邏輯門

Ⅳ 用74ls161及必要的門電路設計一個十進制計數器，並用MULITISUM模擬

74ls161是四位二進制計數器，改成十進制計數器可以用反饋清0法和反饋置數法，接法稍有不同。如下是用proteus 畫的模擬圖，雖然不是MULITISUM模擬，但邏輯圖是相同的，所以，你 可以參考這個模擬圖，用MULITISUM畫出模擬圖，只一個與非門就行，那個數碼管可以不畫，這是用來顯示模擬效果的。十進制計數器最大數是9。

Ⅵ 用74LS161及必要的門電路設計一個十進制計數器，並用MULTISUM模擬

161是4位2進制、可預置同步計數器。十進制計數器，輸出最大值是9（Q3Q2Q1Q0 = 1001），數據輸入端置0（D0 = D1 = D2 = D3 = 0），輸出最大值9取反，去控制置數端（LD' ，9腳），161會等到下一個時鍾脈沖才置入數據，完成溢出歸零控制。
LD' = (Q0 * Q3)'

Ⅶ VHDL 設計二輸入的與門電路 模擬之後的結果出現問題

這是個小練習吧？從字面看程序是沒有錯的，這是時序模擬，具有一定的延時！還有模擬的結果與你設定波形文件中的信號周期和占空比有關系！具體得到實際中間應用看是不是可行，還有就是一般的組合邏輯由於冒險和競爭的出現是有毛刺出現的，用的時候需要採取一定的手段消除之！

Ⅷ multisim上簡單門電路的問題

照著你的圖接線模擬，沒發現問題

Ⅸ 用74ls161及必要的門電路設計一個六十進制計數器，並用MULTISUM模擬

採用同步計數方式，個位計數器的進位信號連接到十位計數器的使能端EP，或ET，或EP、ET的並聯；十位計數器計數到6時，Q1=Q2=1，用個2與非門連接，以產生清0信號，並連接兩個計數器的清0端；數據位（D0~D3）全部掛低電平，其餘計數器的輸入端，掛高電平；