解碼電路設計

㈠ 說明解碼電路的設計方法（至少給出兩種）(針對mcs51單片機)

可以做來成全解碼或者半譯自碼。

解碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制解碼器、二-十進制解碼器和顯示解碼器是三種最典型，使用十分廣泛的解碼電路。
解碼器
二進制碼解碼器，也稱最小項解碼器，N中取一解碼器，最小項解碼器一般是將二進制碼譯為十進制碼；
代碼轉換解碼器，是從一種編碼轉換為另一種編碼；
顯示解碼器，一般是將一種編碼譯成十進制碼或特定的編碼，

㈡ N進制計數解碼顯示電路的設計，用74SL160和74SL161

㈢ 簡單的數電問題，138解碼器設計裁判電路

你這不是一般的難啊！估計沒人能給你作答。
這個需要時間，需要耗費一定的精力，還需要會用Multisim 軟體，對數字電路還有精通.....
必須用 三 ,八（74ls138） 解碼器實現嗎？

㈣ 最後這個解碼電路真值表以及怎麼設計

283加法器輸出的和數是二進制數，而數碼管個位需要七段（a-f）驅動，當和數大於9時十位應顯示1（即b和c段亮，可以並聯）。因此，解碼電路輸入為283的和數Σ3Σ2Σ1Σ0和進位Co，輸出為十位的b和個位的a-f。

㈤ 用74LS138解碼器設計電路

加油哈謝謝

㈥ 求大神，數字邏輯題目，用PROM實現一個顯示解碼電路，寫出設計過程並畫出圖

（1）做出解碼器的真值表。
（2）根據輸入、輸出位數選擇相應的PROM規格。
（3）PROM地址線做輸入端，數據線做輸出端。
（4）對照真值表，把輸出數據寫入與地址對應的存儲單元。
（5）PROM的片選（CS'）、讀/寫『（R/W』）端子置於有效讀出狀態。

㈦ 請用74LS138解碼電路設計一地址號為210H~21FH的埠地址解碼電路

210H~21FH共16個地址，因此需要兩片74LS138，
第一片地址：
1000010 000 ---- 1000010 111，低3位就對應74LS138的ABC輸入端，其餘高位用以產專生片選信號；
第二片屬地址是 1000011 000 ---- 1000011 111；

㈧ 試用74ls138設計一個地址解碼電路器，要求該解碼器Y0到Y7對應的埠地址為250h到257h

取埠地址的低3位，000～111接解碼器的ABC三個輸入端，解碼器的輸出端8路輸出可作為埠的選通信號，高位地址直接接埠高位地址就可以了

㈨ 請用基本門電路設計一個三-八解碼器

A0，A1，抄A2分別襲對應為A，B，C信號。假設A2是高位信號。

由解碼器原理可以知道，當AB＝1時，即CBA輸入為110或者111。這時Y6或Y7有效。

同理，當BC＝1時，即CBA輸入為011或111.這時Y3或Y7有效。

所以只要將Y3，Y6，Y7接在一個三端的或門上就行了。

(9)解碼電路設計擴展閱讀：

74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。

檢測74ls138解碼器時間波形的電路，使用的虛擬儀器為數字信號發生器和邏輯分析儀。數字信號發生器在一個周期內按順序送出兩組000—111的方波信號。

㈩ 設計一個埠地址為3A5H的可讀寫I/O地址解碼電路。

埠地址解碼
和設計存儲器系統一樣，設計I／O介面也要涉及地址譯回碼。第三章介紹的解碼方答法也適用於I／0埠的地址解碼。比如，I／0介面中普遍採用部分解碼。
當I／O介面中只有一個或兩I／O埠時，可用門電路構成解碼器，如與非門等；當所含的I／0埠較多且地址有規律(如連續)時，可用現成的解碼器，如3線一8線解碼器74LSl38或8205，又如4線一16線解碼器74LSl54；當I／O埠較多而地址分散時，可考慮採用可編程邏輯器件(Programmable Logic Device，PLD)或通用邏輯陣列(Generic Atray Logic，GAL)。