1. 用與非門設計一個四人表決電路
使用傳級設計。
前四個3輸入與非門分別與不同組合的三個開關內接通,當所有的開關不合上時,與容非門輸入端全部被下拉電阻置0。這四個3輸入與非門都輸出1,則後一個4輸入與非門輸出0。
當任意一個3輸入與非門的開關被全部接通(有3票同意),則該與非門的輸入腳全部置1,它將輸出0,這樣後一個4輸入與非門的其中一個輸入腳0電位,則輸出為1,達到樓主設定的目的。
(1)用與非門設計一個四人表決電路擴展閱讀:
與非門是與門和非門的結合,先進行與運算,再進行非運算。與非運算輸入要求有兩個,如果輸入都用0和1表示的話,那麼與運算的結果就是這兩個數的乘積。如1和1(兩端都有信號),則輸出為0;1和0,則輸出為1;0和0,則輸出為1。與非門的結果就是對兩個輸入信號先進行與運算,再對此與運算結果進行非運算的結果。簡單說,與非與非,就是先與後非。
電工學里一種基本邏輯電路,是與門和非門的疊加,有兩個輸入和一個輸出。
2. 用與非門設計一個組合邏輯電路,實現四輸入的多數表決功能
輸入為A、B、C、D,輸出為F
A、B、C用一個三輸入的與非門,結果為F1
A、B、D用一個三輸入的與非門,結果為F2
A、C、D用一個三輸入的與非門,結果為F3
B、C、D用一個三輸入的與非門,結果為F4
F1、F2、F3、F4用一個四輸入的與非門,結果就是要求的結果F
3. 13. 用與非門設計四變數的多數表決電路。當輸入變數A、B、C、D有3個或3個以上為1時輸出為1,輸入為其它狀
附圖的電路可以實現樓主的目的。
前四個3輸入與非門分別與不同組合的回三個開關答接通,當所有的開關不合上時,與非門輸入端全部被下拉電阻置0。這四個3輸入與非門都輸出1,則後一個4輸入與非門輸出0。
當任意一個3輸入與非門的開關被全部接通(有3票同意),則該與非門的輸入腳全部置1,它將輸出0,這樣後一個4輸入與非門的其中一個輸入腳0電位,則輸出為1,達到樓主設定的目的。
4. 用與非門設計一個四變數的多數表決器
(1)真值表
ABCDF
00000
00010
00100
00110
01000
01010
01100
01111
10000
10010
10100
10111
11000
11011
11101
11111
(2)邏輯函數
F=ABCD+ABCD'+ABC'D+AB'CD+A'BCD=ABC+ABD+ACD+BCD
(3)與非形式
F=[(ABC)'(ABD)'(ACD)'(BCD)']'={[AB(C'D')']'[CD(A'B')']'}』
(4)
5. 用四個與非門做成一個四人表決器,求電路圖
能不能再抄說清楚點?要用數電知識還是別的?還用其他的門電路嗎?似乎只用兩個與非門不能實現 。可以用四個非門,四個與非門和一個與門實現的。abcd和a'b'c'd'八個輸入的到y=(a'bcd)'(ab'cd)'(abc'd)'(abcd')'然後再畫出原理圖來
6. 如何用與非門設計一個四變數多數表決電路
(1)真值表
ABCDF
00000
00010
00100
00110
01000
01010
01100
01111
10000
10010
10100
10111
11000
11011
11101
11111
(2)邏輯函數
F=ABCD+ABCD'+ABC'D+AB'CD+A'BCD=ABC+ABD+ACD+BCD
(3)與非形式版
F=[(權ABC)'(ABD)'(ACD)'(BCD)']'={[AB(C'D')']'[CD(A'B')']'}』
(4)
7. 用與非門設計一個4人表決電路。
使用傳級設計哈
8. 四人無人棄權表決器電路設計 要用到2個4輸入與非門電路圖
能不能再說清楚點?要用數電知識還是別的?還用其他的門電路嗎?似乎只用兩個回與非門不能實現。可以用四個答非門,四個與非門和一個與門實現的。ABCD和A'B'C'D'八個輸入的到Y=(A'BCD)'(AB'CD)'(ABC'D)'(ABCD')'然後再畫出原理圖來
9. 用與非門設計一個四變數多數表決電路 急求。
1.確定輸入、輸出變數
①輸入變數:A、B、C、D ―――→ 四名評判內員 ②輸出變數: F ―――→ 燈
③用正邏輯表示容:A=1,表示同意,A=0表示判不同意; B=1,表示同意,B=0表示判不同意; C=1,表示同意,C=0表示判不同意。
D=1,表示同意,C=0表示判不同意。
F=1,表示燈亮,F=0表示燈不亮。 2、列出真值表
3、函數式
_ _ _ _
F=ABCD+ABCD+ABCD+ABCD+ABCD
4畫圖
10. 用與非門設計四人多數表決電路
有點象四人搶答…PLc和C語言簡單做…直接圖表亂