設計集成電路

❶ 集成電路設計與微電子學有什麼區別

一、培養要求不同

1、集成電路設計：該專業學生主要學習電子信息類基本理論和基本知識，重點接受集成電路設計與集成系統方面的基本訓練，具有分析和解決實際問題等方面的基本能力。

2、微電子學：本專業學生主要微電子學的基本理論和基本知識，受到科學實驗與科學思維的基本訓練，具有良好科學素養，掌握大規模集成電路及新型半導體器件的設計、製造及測試所必需的基本理論和方法，具有電路分析、工藝分析、器件性能分析和版圖設計等的基本能力。

二、主要課程不同

1、集成電路設計：電路分析、模擬電子技術、數字電子技術、信號與系統、通信原理、計算機語言與程序設計、微機原理與介面技術、計算機組成與系統結構、半導體製造工藝、模擬集成電路設計、超大規模集成電路設計、高級數字系統設計等。

2、微電子學：高數、英語、普通物理學、普通物理與實驗、數學物理方法、理論物理（含導論）、近代物理實驗、固體物理、電子線路及實驗、微機原理及實驗、數據結構、半導體物理及實驗、模擬電子技術、數字電子技術、集成電路設計原理等。

三、就業方向不同

1、集成電路設計：學生畢業後可在高新技術企業、國防軍工企業、研究院所、大專院校等單位從事有關工程技術的研究、設計、技術開發、教學、管理以及設備維護等工作。

2、微電子學：主要去向是報考微電子學、固體電子學、通信、計算機科學等學科的研究生，到集成電路製造廠家、集成電路設計中心以及通信和計算機等信息科學技術領域從事開發和研究工作。

❷ 集成電路設計的設計流程

集成電路設計可以大致分為數字集成電路設計和模擬集成電路設計兩大類。 參見：模擬電路及混合信號集成電路
集成電路設計的另一個大分支是模擬集成電路設計，這一分支通常關注電源集成電路、射頻集成電路等。由於現實世界的信號是模擬的，所以，在電子產品中，模-數、數-模相互轉換的集成電路也有著廣泛的應用。模擬集成電路包括運算放大器、線性整流器、鎖相環、振盪電路、有源濾波器等。相較數字集成電路設計，模擬集成電路設計與半導體器件的物理性質有著更大的關聯，例如其增益、電路匹配、功率耗散以及阻抗等等。模擬信號的放大和濾波要求電路對信號具備一定的保真度，因此模擬集成電路比數字集成電路使用了更多的大面積器件，集成度亦相對較低。
在微處理器和計算機輔助設計方法出現前，模擬集成電路完全採用人工設計的方法。由於人處理復雜問題的能力有限，因此當時的模擬集成電路通常是較為基本的電路，運算放大器集成電路就是一個典型的例子。在當時的情況下，這樣的集成電路可能會涉及十幾個晶體管以及它們之間的互連線。為了使模擬集成電路的設計能達到工業生產的級別，工程師需要採取多次迭代的方法以測試、排除故障。重復利用已經設計、驗證的設計，可以進一步構成更加復雜的集成電路。1970年代之後，計算機的價格逐漸下降，越來越多的工程師可以利用這種現代的工具來輔助設計，例如，他們使用編好的計算機程序進行模擬，便可獲得比之前人工計算、設計更高的精確度。SPICE是第一款針對模擬集成電路模擬的軟體，其字面意思是「以集成電路為重點的模擬程序（英語：Simulation Program with Integrated Circuit Emphasis）」 。基於計算機輔助設計的電路模擬工具能夠適應更加復雜的現代集成電路，特別是專用集成電路。使用計算機進行模擬，還可以使項目設計中的一些錯誤在硬體製造之前就被發現，從而減少因為反復測試、排除故障造成的大量成本。此外，計算機往往能夠完成一些極端復雜、繁瑣，人類無法勝任的任務，使得諸如蒙地卡羅方法等成為可能。實際硬體電路會遇到的與理想情況不一致的偏差，例如溫度偏差、器件中半導體摻雜濃度偏差，計算機模擬工具同樣可以進行模擬和處理。總之，計算機化的電路設計、模擬能夠使電路設計性能更佳，而且其可製造性可以得到更大的保障。盡管如此，相對數字集成電路，模擬集成電路的設計對工程師的經驗、權衡矛盾等方面的能力要求更嚴格。 參見：數字電路
粗略地說，數字集成電路可以分為以下基本步驟：系統定義、寄存器傳輸級設計、物理設計。而根據邏輯的抽象級別，設計又分為系統行為級、寄存器傳輸級、邏輯門級。設計人員需要合理地書寫功能代碼、設置綜合工具、驗證邏輯時序性能、規劃物理設計策略等等。在設計過程中的特定時間點，還需要多次進行邏輯功能、時序約束、設計規則方面的檢查、調試，以確保設計的最終成果合乎最初的設計收斂目標。
系統定義
參見：高級綜合
系統定義是進行集成電路設計的最初規劃，在此階段設計人員需要考慮系統的宏觀功能。設計人員可能會使用一些高抽象級建模語言和工具來完成硬體的描述，例如C語言、C++、SystemC、SystemVerilog等事務級建模語言，以及Simulink和MATLAB等工具對信號進行建模。盡管目前的主流是以寄存器傳輸級設計為中心，但已有一些直接從系統級描述向低抽象級描述（如邏輯門級結構描述）轉化的高級綜合（或稱行為級綜合）、高級驗證工具正處於發展階段。
系統定義階段，設計人員還對晶元預期的工藝、功耗、時鍾頻率、工作溫度等性能指標進行規劃。
寄存器傳輸級設計
參見：寄存器傳輸級、硬體描述語言、Verilog及VHDL
目前的集成電路設計常常在寄存器傳輸級上進行，利用硬體描述語言來描述數字集成電路的信號儲存以及信號在寄存器、存儲器、組合邏輯裝置和匯流排等邏輯單元之間傳輸的情況。在設計寄存器傳輸級代碼時，設計人員會將系統定義轉換為寄存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬體描述語言是Verilog、VHDL，二者分別於1995年和1987年由電氣電子工程師學會（IEEE）標准化。正由於有著硬體描述語言，設計人員可以把更多的精力放在功能的實現上，這比以往直接設計邏輯門級連線的方法學（使用硬體描述語言仍然可以直接設計門級網表，但是少有人如此工作）具有更高的效率。
設計驗證
參見：功能驗證、形式驗證、靜態時序分析、硬體驗證語言及高級驗證
設計人員完成寄存器傳輸級設計之後，會利用測試平台、形式驗證、斷言等方式來進行功能驗證，檢驗項目設計的正確性，如果有誤，則需要檢測之前設計文件中存在的漏洞。現代超大規模集成電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了寄存器傳輸級設計本身，人們設置些專門針對驗證開發了新的工具和語言。
例如，要實現簡單的加法器或者更加復雜的算術邏輯單元，或利用觸發器實現有限狀態機，設計人員可能會編寫不同規模的硬體描述語言代碼。功能驗證是項復雜的任務，驗證人員需要為待測設計建立一個虛擬的外部環境，為待測設計提供輸入信號（這種人為添加的信號常用「激勵」這個術語來表示），然後觀察待測設計輸出埠的功能是否合乎設計規范。
當所設計的電路並非簡單的幾個輸入埠、輸出埠時，由於驗證需要盡可能地考慮到所有的輸入情況，因此對於激勵信號的定義會變得更加復雜，有時甚至需要用到形式驗證的方法。有時工程師會使用某些腳本語言（如Perl、Tcl）來編寫驗證程序，藉助計算機程序的高速處理來實現更大的測試覆蓋率。現代的硬體驗證語言可以提供一些專門針對驗證的特性，例如帶有約束的隨機化變數、覆蓋等等。作為硬體設計、驗證統一語言，SystemVerilog是以Verilog為基礎發展而來的，因此它同時具備了設計的特性和測試平台的特性，並引入了面向對象程序設計的思想，因此測試平台的編寫更加接近軟體測試。針對高級綜合，關於高級驗證的電子設計自動化工具也處於研究中。
現代集成電路的時鍾頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關系極其復雜，因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對信號在傳輸路徑上的延遲進行檢查，判斷其是否符合時序收斂要求。
邏輯綜合
主條目：邏輯綜合
工程師設計的硬體描述語言代碼一般是寄存器傳輸級的，在進行物理設計之前，需要使用邏輯綜合工具將寄存器傳輸級代碼轉換到針對特定工藝的邏輯門級網表，並完成邏輯化簡。
和人工進行邏輯優化需要藉助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的演算法（如奎因－麥克拉斯基演算法等）來化簡設計人員定義的邏輯函數。輸入到自動綜合工具中的文件包括寄存器傳輸級硬體描述語言代碼、工藝庫、設計約束文件三大類，這些文件在不同的電子設計自動化工具套件系統中的格式可能不盡相同。邏輯綜合工具會產生一個優化後的門級網表，但是這個網表仍然是基於硬體描述語言的，這個網表在半導體晶元中的走線將在物理設計中來完。
選擇不同器件（如專用集成電路或者現場可編程門陣列等）對應的工藝庫來進行邏輯綜合，或者在綜合時設置了不同的約束策略，將產生不同的綜合結果。寄存器傳輸級代碼對於設計項目的邏計劃分、語言結構風格等因素會影響綜合後網表的效率。
目前大多數成熟的綜合工具大多數是基於寄存器傳輸級描述的，而基於系統級描述的高級綜合工具還處在發展階段。
由於工藝庫包含了標准延遲格式的時序信息，因此邏輯綜合後可以對該工藝下門級網表進行更加精確的靜態時序分析，進一步確保綜合前後的設計能夠實現相同的功能。
物理設計
主條目：物理設計
參見：布圖規劃、布局 (集成電路)、布線 (集成電路)、集成電路版圖及低功耗設計
邏輯綜合完成之後，通過引入器件製造公司提供的工藝信息，前面完成的設計將進入布圖規劃、布局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的集成電路版圖，從而決定元件在晶圓上的物理位置。
隨著現代集成電路的特徵尺寸不斷下降，超大規模集成電路已經進入深亞微米級階段，互連線延遲對電路性能的影響已經達到甚至超過邏輯門延遲的影響。這時，需要考慮的因素包括線網的電容效應和線網電感效應，晶元內部電源線上大電流在線網電阻上造成的電壓降也會影響集成電路的穩定性。為了解決這些問題，同時緩解時鍾偏移、時鍾樹寄生參數的負面影響，合理的布局布線和邏輯設計、功能驗證等過程同等重要。隨著移動設備的發展，低功耗設計在集成電路設計中的地位愈加顯著。在物理設計階段，設計可以轉化成幾何圖形的表示方法，這稱為集成電路版圖，工業界有若干標准化的文件格式予以規范。
值得注意的是，電路實現的功能在之前的寄存器傳輸級設計中就已經確定。在物理設計階段，工程師不僅不能夠讓之前設計好的邏輯、時序功能在該階段的設計中被損壞，還要進一步優化晶元按照正確運行時的延遲時間、功耗、面積等方面的性能。在物理設計產生了初步版圖文件之後，工程師需要再次對集成電路進行功能、時序、設計規則、信號完整性等方面的驗證，以確保物理設計產生正確的硬體版圖文件。
後續：具體的工藝製造
參見：半導體器件製造、無廠半導體公司及晶圓代工
半導體製造工廠根據物理設計最後完成、已經通過各項檢查的標准化版圖文件，即可製造出實際的物理電路。
這個步驟不再屬於集成電路設計和計算機工程的范疇，而是直接進入半導體製造工藝領域，關注的重心亦轉向具體的材料、器件製作，例如光刻、刻蝕、物理氣相沉積、化學氣相沉積等。
傳統的集成電路公司能夠同時完成集成電路設計和集成電路製造。由於集成電路製造所需的設備、原料耗資巨大，因此一般的公司根本無力承受。一旦發生工藝節點的改變（如從65納米工藝進步到45納米工藝），公司可能需要花費相當高的成本來更換現有工藝設備，這給許多公司帶來了相當沉重的經濟負擔）。現在，有些公司逐漸放棄既設計、又製造的模式，業務范圍縮小至設計、驗證本身，而將具體的半導體工藝流程，委託給專門進行集成電路製造的工廠。上述無製造工藝（fabless），只進行設計、驗證公司被稱為無廠半導體公司，典型的例子包括高通、AMD、英偉達等；而專門負責製造的公司則被稱為晶圓代工廠，典型的例子包括台積電等。有一類特殊的無廠半導體公司，它們並不直接將設計項目送去工廠製造，而是把這些項目以IP核的形式封裝起來，作為商品銷售給其他無廠半導體公司，典型的例子包括ARM公司。

❸ 集成電路設計需要哪些軟體

一般都用cadence全套的，來搜自ic5141就能找到，是一個完整的全定製設計平台，裡麵包括schematic composer（管級設計），spactre（模擬），virtuoso（版圖），calibre（版圖驗證）等等。
另外還常用synopsys的hspice，design vision（數字綜合工具）
cadence也有半定製設計平台，常用的有NC系列。
另外tanner的版圖工具也是業界比較常用的。

❹ 集成電路設計 和 集成電路工程 這兩種專業有什麼區別嗎

集成電路設計和應用是多學科交叉高技術密集的學科，是現代電子信息科技的核心技術，是國家綜合實力的重要標志。集成電路設計涵蓋了微電子、製造工藝技術、集成電路設計技術的眾多內容，目前國內外對集成電路設計人才需求旺盛。集成電路的應用則覆蓋了計算機、通信、消費電子等電子系統的集成與開發，隨著電子信息產業的發展，使國內對高層次系統設計人才的需求也在不斷增加。集成電路設計與集成系統專業的學生主要學習數理基礎知識、集成電路設計技術和電子系統集成所必須的電路、計算機、信號處理、通信等知識。通過課程設計、實驗、生產實習和畢業設計環節，學習各種工具的使用，使學生將所學理論基礎知識逐漸轉化為實際的集成電路設計和系統集成等技能。
核心課程：固體電子學、電路優化設計、數字通訊、系統通信網路理論基礎、數字集成電路設計、模擬集成電路設計、集成電路CAD、微處理器結構及設計、系統晶元（SoC）與嵌入式系統設計、射頻集成電路、大規模集成電路測試方法學、微電子封裝技術、微機電系統（MEMS）、VLSI數字信號處理、集成電路製造工藝及設備、
主要課程：計算機應用技術、模擬電路與數字電路、電路分析基礎、信號與系統、集成電路應用實驗、現代工程設計制圖、微機原理與應用、軟體技術基礎、量子力學與統計物理、固體電子學、電磁場與波、現代電子技術綜合實驗等
而集成電路工程是包括集成電路設計、製造、測試、封裝、材料、微細加工設備以及集成電路在網路通信、數字家電、信息安全等方面應用的工程技術領域。該領域工程碩士學位授權單位培養集成電路設計與應用高級工程技術人才和集成電路製造、測試、封裝、材料與設備的高級工程技術人才。研修的主要課程有：政治理論課、外語課、高等工程數學、半導體器件物理、固體電子學、電子信息材料與技術、電路優化設計、數字信息處理、數字通訊、系統通信網路理論基礎、數字集成電路、模擬集成電路、集成電路CAD、微處理器結構及設計、集成電路測試方法學、微電子封裝技術、微機電系統（MEMS）、VLSI數字信號處理、集成電路與片上系統（SoC）、集成電路製造工藝及設備、現代管理學基礎等。
基礎課：政治理論課、外語課、高等工程數學（含矩陣理論、隨機過程與排隊論、高等代數、應用泛函分析、隨機過程、數值分析、運籌學、泛函分析、組合數學等）、半導體器件物理等。
技術基礎課：固體電子學、電路優化設計、數字通訊、系統通信網路理論基礎、數字集成電路設計、模擬集成電路設計、集成電路CAD、微處理器結構及設計、系統晶元（SoC）與嵌入式系統設計、射頻集成電路、大規模集成電路測試方法學、微電子封裝技術、微機電系統（MEMS）、VLSI數字信號處理、集成電路製造工藝及設備、電子信息材料技術、現代管理學基礎等。
專業課：專業課程可由各培養點根據各自的培養方向和行業實際需要確定。

❺ 集成電路設計的設計的抽象級別

集成電路設計復通常是以「模製塊」作為設計的單位的。例如，對於多位全加器來說，其次級模塊是一位的加法器，而加法器又是由下一級的與門、非門模塊構成，與、非門最終可以分解為更低抽象級的CMOS器件。
從抽象級別來說，數字集成電路設計可以是自頂向下的，即先定義了系統最高邏輯層次的功能模塊，根據頂層模塊的需求來定義子模塊，然後逐層繼續分解；設計也可以是自底向上的，即先分別設計最具體的各個模塊，然後如同搭積木一般用這些最底層模塊來實現上層模塊，最終達到最高層次。在許多設計中，自頂向下、自底向上的設計方法學是混合使用的，系統級設計人員對整體體系結構進行規劃，並進行子模塊的劃分，而底層的電路設計人員逐層向上設計、優化單獨的模塊。最後，兩個方向的設計人員在中間某一抽象層次會合，完成整個設計。

❻ 集成電路設計師

集成電路設計分為數字電路和模擬集成電路設計，也就是進行晶元的設計版，比如我們用的權cpu，就是集成電路，它裡麵包含上億個mos管，可以實現對數字信號的處理，至於月薪嗎，電子科技大學研究生畢業剛出來不低於1萬。

❼ 集成電路設計，是做什麼的。

集成電路設計涉及對電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體襯底材料之上，這些組件通過半導體器件製造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。

集成電路設計最常使用的襯底材料是硅。設計人員會使用技術手段將硅襯底上各個器件之間相互電隔離，以控制整個晶元上各個器件之間的導電性能。

(7)設計集成電路擴展閱讀

集成電路設計通常是以「模塊」作為設計的單位的。例如，對於多位全加器來說，其次級模塊是一位的加法器，而加法器又是由下一級的與門、非門模塊構成，與、非門最終可以分解為更低抽象級的CMOS器件。

從抽象級別來說，數字集成電路設計可以是自頂向下的，即先定義了系統最高邏輯層次的功能模塊，根據頂層模塊的需求來定義子模塊，然後逐層繼續分解；設計也可以是自底向上的。

❽ 集成電路設計

你這個問題很深奧， 抄了人家的全部家底啊，不過很多東西都是要自己學的，尤其是電路分析，沒有一定的理論基礎和實際經驗是分析不透的。還有一點就是pcb板子上的電路並不是集成電路，如果你都能設計集成電路了我就真的佩服你了。不知道你是不是學微電子的，建議你多補補電子電路方面的知識。單片機的各個外圍模塊電路一般廠家或者網上都會找到。

❾ 集成電路的設計過程是怎樣的

大規模集成電路計算機輔助設計，是用計算機幫助技術人員對大規模集成電路進行內設計、製造和測容試的技術。20世紀60年代，集成電路處於中、小規模發展階段，技術上的重點是晶元加工工藝的進步。20世紀70年代進入大規模集成電路發展階段，人工設計已不能滿足要求，於是計算機輔助技術形成一門新學科。隨著集成電路集成度的提高和復雜程度的增加，人們正致力於發展層次型設計法，也就是將一個系統分割成若干個子系統。各個子系統的功能和相互連接關系都有著嚴格的定義，而每一個子系統又可分成若干個模塊，進行設計。1981年出現計算機輔助設計工作站以後，集成電路設計自動化開始迅速發展。過去，印刷線路板的設計需要設計人員根據原始線路圖，在有限的板面上，為數十或數百個形狀各異的電子元件安排好各自的位置，並要保證整體線路設計的合理與暢通。這是一個很復雜的工作。但採用計算機輔助設計後，使這項工作變得簡單了。設計人員只需將原始線路圖需要的板面大小和要求輸入計算機，計算機系統便能自動設計線路、選擇元件、安排出最佳的位置方案，並將結果顯示在屏幕上。設計方案經過修改認定，計算機輔助設計系統即能自動描繪出實用的印刷線路板設計圖。