74电路图

Ⅰ 用74LS160的数字钟电路图

用74LS160的数字钟电路图如下：

用电路元件符号表示电路连接的图，叫电路图。电路图是人们为回研究、工答程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。由电路图可以得知组件间的工作原理，为分析性能、安装电子、电器产品提供规划方案。

在设计电路中，工程师可从容在纸上或电脑上进行，确认完善后再进行实际安装。通过调试改进、修复错误、直至成功。采用电路仿真软件进行电路辅助设计、虚拟的电路实验，可提高工程师工作效率、节约学习时间，使实物图更直观。

Ⅱ 如何用74LS161来实现7进制的计数器电路图

1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。

(2)74电路图扩展阅读

一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。

在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。

第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。

Ⅲ 求用74LS74设计的二分频，四分频电路图

CLK脚接输入信号，Q非（即Q上有一横杠的脚）接D脚，Q或Q非作输出，这是二分频电路，像这样只用单级（一个D触发器）就是二分频，如果用两级就是四分频，用三级就是八分频。

分频： 1，2，3，4，5，6为一组，8，9，10，11，12，13为一组 如果要得到二分频，原时钟需接3端或11端，5端或9端为变换后的时钟输出端。如果要得到四分频，原时钟需接3端并且5端接11端，9端为四分频输出端；或者是原时钟接11端。

(3)74电路图扩展阅读：

最简单的分频就是二分频，将声音分为高频和低频，分频点需要高于低音喇叭上限频率的1/2，低于高音喇叭下限频率的2倍，一般的分频点在2K到5K之间。但是这样分频对低音照顾仍然不够完善，因为低音为了获得更好效果，往往需要单独处理，并且扬声器的切割失真对低音的影响也最大，因此近些年三分频逐渐流行起来。

三分频是将声音分为低音、中音和高音，有两个分频点，低音分频点一般在200Hz以下，或者120Hz，甚至更低，高音分频点一般为2000Hz－6000Hz。此外也有少量的四分频或者多分频系统。显然更多分频数理论上更有利于声音的还原，但过多的分频点会造成整体成本上升，并且实际效果提升有限，因此常见的分频数仍然是二分频和三分频。

Ⅳ 采用双D触发器74LS74模拟乒乓球练习电路图

由双D触发器模拟来乒乓球练源习电路图如下所示：

由基本的RS触发器构成控制电路，分别控制两个D触发器的输入端，触发器的CP脉冲由连续脉冲电源提供，甲乙分别操作RS触发器的输入端，使其输出“0”和“1”,并使D1=0，D2=1，在连续CP脉冲作用下，使Q1=0，Q2=1，如此往复，模拟乒乓球往返运动。

Ⅳ 急求用74LS192芯片构成30秒倒计时电路图，数电实践课用，我不会啊，给个电路图，谢谢！

计数器的电路连接如下图所示

采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。

将作为十位的计数器输入端置为0011而将个位的输入端置为0000。将两片74LS192的置数端连出来与开关B相连，开关B控制置数端与高电平还是低电平，从而实现当30倒计时到00时，通过手动操作开关B而可以重新开始倒计时。

(5)74电路图扩展阅读：

电路连接的方法为：

1、连接电路前，先要画好电路图。

2、把电路元件按电路图相应的位置摆好。

3、电路的连接要按照一定的顺序进行。

4、连接并联电路时，可按“先干后支”的顺序进行，即先连好干路，再接好各支路，然后把各支路并列到电路共同的两个端点上，或按“先支后干”的顺序连接。

Ⅵ 74ls163构成15进制电路图

74ls163是十六进制的计数器，只要去掉最大数1111，新的最大数是1110，即是14，十六进制回数是E。可以采用反答馈清0法实现。

逻辑图，即仿真图如下，数码管，你可以不用画，这是用来显示仿真效果的。这是计数到最大数E时的截图。

Ⅶ 74ls161做成24进制计数器接线图电路图！！急

电路图：

清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

(7)74电路图扩展阅读：

74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：

1、异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.

2、同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零。

Ⅷ 74LS175的工作原理和电路图，使用时该怎么接

一、74LS175的工作原理：

74LS175为4D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将回相应的答触发器D的电平，锁存入D触发器。

电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。

二、电路图：

因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。

(8)74电路图扩展阅读：

D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。

电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。

边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

Ⅸ 74LS08,74LS02,74LS20,74LS54芯片的逻辑电路图及其功能是什么

74LS08---四个二输入与门。

74LS02---四个二输入或非门。

74LS20---两个四输入与非门。

74LS54---2-3-3-2输入与或非门。

Ⅹ CD4060和74HC240电路图，简述整个电路的作用和工作原理

74HC240电路的1Y2输出高电平，继电器释放，触点断开，没信号输出；当松开S1后，1Y2输出低电平，继电器吸合，触点闭合，由CD4060产生的定时方波信号，得以输出。

工作原理：

1）排阻在此称谓上拉电阻，而输出信号状态，仍然是由CD4060的输出端确定；

2）图中K1应该是继电器线包，3引脚端接电源，是高电平，1引脚端接1Y2，只有1Y2为低电平时，线包才有电压差，才有电流流经，所以继电器吸合。

拓展介绍：

用电路元件符号表示电路连接的图，叫电路图。电路图是人们为研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。由电路图可以得知组件间的工作原理，为分析性能、安装电子、电器产品提供规划方案。在设计电路中，工程师可从容在纸上或电脑上进行，确认完善后再进行实际安装。通过调试改进、修复错误、直至成功。采用电路仿真软件进行电路辅助设计、虚拟的电路实验，可提高工程师工作效率、节约学习时间，使实物图更直观。