集成电路工艺

⑴ 集成电路工艺中什么叫爆米花效应

潮湿敏感性元件的主题是相当麻烦但很重要的-并且经常被误解的。由于潮湿敏感性元件使用的增加，诸如薄的密间距元件(fine-pitchdevice)和球栅阵列(BGA,ballgridarray)，使得对这个失效机制的关注也增加了。当元件暴露在回流焊接期间升高的温度环境下，陷于塑料的表面贴装元件(SMD,surfacemountdevice)内部的潮湿会产生足够的蒸汽压力损伤或毁坏元件。常见的失效模式包括塑料从芯片或引脚框上的内部分离(脱层)、线捆接损伤、芯片损伤、和不会延伸到元件表面的内部裂纹等。在一一些极端的情况中，裂纹会延伸到元件的表面；最严重的情况就是元件鼓胀和爆裂(叫做“爆米花”效益)。
IPC-美国电子工业联合会制订和发布了IPC-M-109,潮湿敏感性元件标准和指引手册。它包括以下七个文件：

IPC/JEDECJ-STD-020塑料集成电路(IC)SMD的潮湿/回流敏感性分类
IPC/JEDECJ-STD-033潮湿/回流敏感性SMD的处理、包装、装运和使用标准
IPC/JEDECJ-STD-035非气密性封装元件的声学显微镜检查方法
IPC-9501用于评估电子元件(预处理的IC元件)的印刷线路板(PWB,printedwiringboard)的装配工艺过程的模拟方法
IPC-9502电子元件的PWB装配焊接工艺指南
IPC-9503非IC元件的潮湿敏感性分类
IPC-9504评估非IC元件(预处理的非IC元件)的装配工艺过程模拟方法
原来的潮湿敏感性元件的文件，IPC-SM-786,潮湿/回流敏感性IC的检定与处理程序，不再使用了。
IPC/JEDECJ-STD-020定义了潮湿敏感性元件，即由潮湿可透材料诸如塑料所制造的非气密性包装的分类程序。该程序包括暴露在回流焊接温度接着详细的视觉检查、扫描声学显微图象、截面和电气测试等。
测试结果是基于元件的体温，因为塑料模是主要的关注。`标准的回流温度是220°C+5°C/-0°C，但是回流试验发现，当这个温度设定为大量元件的电路板的时候，小量元件可达到235°C。如果可能出现更高的温度，比如可能出现小量与大量元件的情况，那么推荐用235°C的回流温度来作评估。可使用对流为主、红外为主或汽相回流设备，只要它可达到按照J-STD-020的所希望的回流温度曲线。
下面列出了八种潮湿分级和车间寿命(floorlife)。有关保温时间标准的详情，请参阅J-STD-020。

1级-小于或等于30°C/85%RH无限车间寿命
2级-小于或等于30°C/60%RH一年车间寿命
2a级-小于或等于30°C/60%RH四周车间寿命
3级-小于或等于30°C/60%RH168小时车间寿命
4级-小于或等于30°C/60%RH72小时车间寿命
5级-小于或等于30°C/60%RH48小时车间寿命
5a级-小于或等于30°C/60%RH24小时车间寿命
6级-小于或等于30°C/60%RH72小时车间寿命(对于6级，元件使用之前必须经过烘焙，并且必须在潮湿敏感注意标贴上所规定的时间限定内回流。)
增重(weight-gain)分析(参阅J-STD-020)确定一个估计的车间寿命，而失重(weight-loss)分析确定需要用来去掉过多元件潮湿的烘焙时间。J-STD-033提供有关烘焙温度与时间的详细资料。
IPC/JEDECJ-STD-033提供处理、包装、装运和烘焙潮湿敏感性元件的推荐方法。重点是在包装和防止潮湿吸收上面-烘焙或去湿应该是过多暴露发生之后使用的最终办法。
干燥包装涉及将潮湿敏感性元件与去湿剂、湿度指示卡和潮湿敏感注意标贴一起密封在防潮袋内。标贴含有有关特定温度与湿度范围内的货架寿命、包装体的峰值温度(220°C或235°C)、开袋之后的暴露时间、关于何时要求烘焙的详细情况、烘焙程序、以及袋的密封日期。
1级。装袋之前干燥是可选的，装袋与去湿剂是可选的、标贴是不要求的，除非元件分类到235°C的回流温度。
2级。装袋之前干燥是可选的，装袋与去湿剂是要求的、标贴是要求的。
2a~5a级。装袋之前干燥是要求的，装袋与去湿剂是要求的、标贴是要求的。
6级。装袋之前干燥是可选的，装袋与去湿剂是可选的、标贴是要求的。
元件干燥使用去湿或烘焙两种方法之一。室温去湿，可用于那些暴露在30°C/85%RH条件下少于8小时的元件，使用标准的干燥包装方法或者一个可以维持25°C±5°C、湿度低于10%RH的干燥箱。
烘焙比许多人所了解的要更复杂一点。对基于级别和包装厚度的干燥前与后的包装，有一些烘焙的推荐方法。预烘焙用于干燥包装的元件准备，而后烘焙用于在车间寿命过后重新恢复元件。请查阅并跟随J-STD-033中推荐的烘焙时间/温度。烘焙温度可能通过氧化引脚或引起过多的金属间增生(intermetallicgrowth)而降低引脚的可焊接性。不要将元件存储在烘焙温度下的炉子内。记住，高温托盘可以在125°C之下烘焙，而低温托盘不能高于40°C。
IPC的干燥包装之前的预烘焙推荐是：
包装厚度小于或等于1.4mm：对于2a~5a级别，125°C的烘焙时间范围8~28小时，或150°C烘焙4~14小时。
包装厚度小于或等于2.0mm：对于2a~5a级别，125°C的烘焙时间范围23~48小时，或150°C烘焙11~24小时。
包装厚度小于或等于4.0mm：对于2a~5a级别，125°C的烘焙时间范围48小时，或150°C烘焙24小时。
IPC的车间寿命过期之后的后烘焙推荐是：
包装厚度小于或等于1.4mm：对于2a~5a级别，125°C的烘焙时间范围4~14小时，或40°C烘焙5~9天。
包装厚度小于或等于2.0mm：对于2a~5a级别，125°C的烘焙时间范围18~48小时，或40°C烘焙21~68天。
包装厚度小于或等于4.0mm：对于2a~5a级别，125°C的烘焙时间范围48小时，或40°C烘焙67或68天。
通过了解IPC-M-109，潮湿敏感性元件标准与指引手册，可避免有关潮湿敏感性的问题。
少一些普通工艺问题

⑵ 什么叫集成电路工艺节点

佛 山 芯 珠 微 电 子抄 公 司 给 大 家 解 答 ： 集 成 电 路 的 工 艺 节 点 泛 指 在 集 成 电 路 加 工 过 程 中 的 “ 特 征 尺 寸 ” ， 这 个 尺 寸 越 小 ， 表 示 工 艺 水 平 越 高 。

⑶ 什么叫集成电路工艺节点

集成复电路的工艺节点（integrated circuit technique）：制
泛指在集成电路加工过程中的“特征尺寸”，这个尺寸越小，表示工艺水平越高，常见的有90nm、65nm、45nm、32nm、22nm等等。
xxxnm意思：xxx纳米是指集成电路工艺光刻所能达到的最小线条宽度 ，一般指半导体器件的最小尺寸，如MOS管沟道长度。现在主流集成电路工艺是CMOS工艺。

⑷ 集成电路工艺的单片工艺

单片集成电路工艺
利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套专平面工艺技术属，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术刻蚀成互连图形，使元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。例如，扩散掺杂改用离子注入掺杂工艺；紫外光常规光刻发展到一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长又采用超高真空分子束外延技术；采用化学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。

⑸ 集成电路工艺主要分为哪几类

集成电路工艺主要分为半导体集成电路、膜集成电路和混合集成电路3类。

半导体集成电路是采用半导体工艺技术，在硅基片上制作包括电阻、电容、三极管、二极管等元器件的集成电路；膜集成电路是在玻璃或陶瓷片等绝缘物体上，以“膜”的形式制作电阻、电容等无源元件的集成电路。

无源元件的数值范围可以做得很宽，精度可以做得很高。技术水平尚无法用“膜”的形式制作晶体二极管、三极管等有源器件，因而膜集成电路的应用范围受到很大的限制。在实际应用中，多半是在无源膜电路上外加半导体集成电路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这就是混合集成电路。

根据膜的厚薄不同，膜集成电路又分为厚膜集成电路（膜厚为1～10μm）和薄膜集成电路（膜厚为1μm以下）两种。在家电维修和一般性电子制作过程中遇到的主要是半导体集成电路、厚膜电路及少量的混合集成电路。

(5)集成电路工艺扩展阅读：

1、按用途分类

集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。

2、按应用领域分类

集成电路按应用领域可分为标准通用集成电路和专用集成电路。

3、按外形分类

集成电路按外形可分为圆形（金属外壳晶体管封装型，一般适合用于大功率）、扁平型（稳定性好，体积小）和双列直插型。

⑹ 集成电路工艺的工艺发展

单片集成电路除向更高集成度发展外，也正在向着大功率、线性、高频电路和回模拟电路方面发展答。不过,在微波集成电路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。

⑺ 集成电路工艺发展水平的最重要的指标是哪一个目前最高达到什么水平

目前国际上抄最新工艺为7nm，我国已普袭及28nm，正在尝试进军14nm。
中国大陆集成电路制程工艺之所以落后于国际先进水平，除了技术基础薄弱的历史原因之外，主要是受到先进光刻机对华禁售禁运的影响。
不过，随着大陆光刻技术的进步，国际技术封锁正在逐渐被打破。相信不久的未来，大陆自主集成电路制造水平赶上甚至超越国际水平会成为现实。

⑻ 什么是28nm集成电路工艺

28nm集成电路工艺：它指的是晶体管门电路的尺寸，现阶段主要以纳米（nm）为单位，制造工艺的提高，意味着显示芯片的体积将更小、集成度更高，可以容纳更多的晶体管和中央处理器一样，显示卡的核心芯片，也是在硅晶片上制成的。

CPU制作工艺指的是在生产CPU过程中，现在其生产的精度以纳米来表示，精度越高，生产工艺越先进。在同样的材料中可以容纳更多的电子元件，连接线也越细，有利于提高CPU的集成度。

(8)集成电路工艺扩展阅读：

制造工艺详解：

1、硅提纯

生产CPU与GPU等芯片的材料是半导体，现阶段主要的材料是硅Si，这是一种非金属元素，从化学的角度来看，由于它处于元素周期表中金属元素区与非金属元素区的交界处，所以具有半导体的性质，适合于制造各种微小的晶体管，是目前最适宜于制造现代大规模集成电路的材料之一。

在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。以往的硅锭的直径大都是200毫米，而CPU或GPU厂商正在增加300毫米晶圆的生产。

2、切割晶圆

硅锭造出来了，并被整型成一个完美的圆柱体，接下来将被切割成片状，称为晶圆。晶圆才被真正用于CPU与GPU的制造。所谓的“切割晶圆”也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个处理器的内核。

3、影印

在经过热处理得到的硅氧化物层上面涂敷一种光阻物质，紫外线通过印制着处理器复杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。而为了避免让不需要被曝光的区域不受到光的干扰，必须制作遮罩来遮蔽这些区域。

4、蚀刻

这是CPU与GPU生产过程中重要操作，也是处理器工业中的重头技术。蚀刻技术把对光的应用推向了极限。蚀刻使用的是波长很短的紫外光并配合很大的镜头。短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上，使之曝光。

然后，曝光的硅将被原子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，以制造出N井或P井，结合上面制造的基片，处理器的门电路就完成了。

⑼ 集成电路工艺的工艺特点

单片集成电路来和薄膜与厚源膜集成电路这三种工艺方式各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵活，生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。

⑽ 集成电路工艺的薄膜工艺

薄膜集成电路工艺
整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线回,全部用厚度答在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。
薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：①薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；②薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。
实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。