电路仿真op

㈠ 模电的仪表放大器项目原理设计和仿真电路图

电阻具体数值见仿真图中所标注。

电桥左侧电压应为9.5k/19.5kx5V=2.4359V，输入差模电回压为Ud=2.5V-2.4359V=0.0641V

电压放大倍数Au=(R5/R4)x(1+2R1/R7)=(50k/50k)x(1+2x50k/1k)=101倍

调低答电位器R7，可使电压放大倍数自101倍基础上变得更大。

输出电压理论值Uo=101x0.0641V=6.474V

输出电压实际值Uo=6.47V

失真很小很小

㈡ matlab simulink里的运算放大器在哪里呢不是gain，是有“虚短”“虚断”的那个

MATLAB中抄的运放在simscape/simelectronics/integrated circuits中

MATLAB实际上对电子器件的支持度是不够的，在Powersystem里面，只有对强电的分析，没有电子元件。MATLAB实际上最擅长是系统仿真，信号处理。建议使用EWB、Multisim等实现电子仿真。

MATLAB虚短是说运放输入正端和输入负端电位相同，也就是上1端口电压和2端口电压相同，而这和两点短路的现象相同，但是又不是真正的短路。

(2)电路仿真op扩展阅读：

虚短是由于运放本身放大倍数很大，一般开环电压放大倍数都在10000倍（80dB）以上，如果输入一个1mV的差模电压信号，经过10000倍放大，输出电压在10V左右，而运放的工作电压一般在12V左右（或者更低）。

显然如果输入差模信号电压再大一点的话，运放输出电压就可能是一个恒压值，这就失去了用运放放大信号的意义，所以说输入到运放输入端的差模信号一般在1mV以下（接近0V），1mV本身就是一个很小的电压，所以可以近似认为运放输入正端和输入负端电位相同。

㈢ 设计电路一定需要仿真吗

仿真获得的数据可以参考，也可以验证你自己设计的电路是否正确，免得你自己设计的版是错误的而又直接做权成了实物造成不必要的麻烦，当然仿真的结果有时也是错的，所以自己对电路的理解和实际的经验积累也是很重要的。
不过毕业设计一般都要仿真电路图的，这样又便于老师一目了然你的电路设计方案和了解你是否熟悉有关电路设计方面的软件使用，也就是你到底在这门课下了多少功夫了。
反正仿真也浪费不了多少时间，你就自己做一下得了，电子电路毕业设计上有仿真数据是很有必要的。

㈣ OP 积分电路

加大R2的阻值试试看，用47~100k的。
如有帮助请采纳，或点击右上角的满意，谢谢！！

㈤ 急求Pspice演示方法 仿真步骤！！！很着急！在线等！有程序。。。

pspice是支持电路来图仿真及其程自序仿真的，这就是一个完整的程序，不过开头得加上一句源程序的命名，必须有，以*打头，然后建立一个文本文件，后缀名为.cir，保存后在pspice model editor里面进行仿真，程序的后面都有，有静态工作点分析，有交流扫描，然后在出来的仿真窗口中就可以调取查看你所需要的波形。或者你把这段程序变成电路图，里面有模型定义，数字号都是节点号，注意别弄错了，按照程序设置好各参数值，我以前搭过一个4页程序的电路图，就这样，没问题的。

㈥ 在仿真软件Protues中遇到了一些麻烦，无法仿真。请朋友们帮忙翻译一些句子

Proteus报错
Warning: [U3_#P] SPICE failed to connect pin V+!

FATAL:
[U3_ADC#0000] Node VCC not found whilst binding pin V+ of U3_ADC#0000!Simulation FAILED e to fatal simulator errors.

在8255的属性--hidden Pins中 改VCC为VDD,GND为VSS即可注意这段信息: "Reading
netlist... Net VDD taken as alias for
VCC Net
VSS taken as alias for GND

以下是Proteus ISIS常见问题FAQ，希望有所帮助
1.标题：Graphics Fills
问题：使用工具“BOX”和“ARC”设计好自己所创建元器件的图形之后，在电脑屏幕上看起来非常漂亮，但是在打印输出之后发现图片没有背景颜色（即图片是黑白的）
答案：在输出原理图的时候，选择BMP格式，且需要在颜色选项中选中“DISPLAY”;问题的实质是图片的背景颜色，即使图片是黑白颜色的，黑白颜色仍然被当作是一种背景颜色处理了。所以我们在输出图片的时候，必须检查一下“颜色设置”，否则，很可能得到的是黑白的图片。
2.标题：Pin Wiring Problem
问题：有时候在自己创建的元器件的管脚上无法实现连线
答案：应该是管脚的间距太小了。因为在ISIS中，每个元器件的管脚都要占据一块区域（就像自己的保护区一样，不容别人随意侵犯），该区域会排斥外部的走线。解决问题的方法是在走线之前先使用“2D
graphics line”工具延长管脚的引线，然后再走导线，也可以在走线的同时按住
“CTRL”键，直到走线绕过狭窄的保护区。当然最根本的办法是重新编辑元器件，把其管脚间距调大一些。
3.标题：ASCII DATA IMPORT-HOW DOES IT WORK?
问题：参照ISIS中帮助文件的方法在写字板中创建了一个文本文件（有关于ASCII
DATA的函数），然后在将其导入ISIS时，电脑屏幕上显示出：“unexpected end of
file”的错误，即使文件内容是从帮助文件中复制粘贴过来的，情况还是一样。
解决方法：在创建你所说的文本文件时，在最后的“END”命令行之后一定要加上至少一个回车换行符号。
4.标题：Changing sort column in BOM scripts
问题：我想修改清单列表中元器件的排列顺序，例如把电阻和二极管按照其值的大小来排列，但是实际上元器件是按其名字标号来排列的。
解决方法：可以输出“CSV”格式的元器件报表，然后将元器件在表格中重新排列。
不过用“HTMP output”输出的报表看起来更美观一些哦。
5.标题：ISIS, netlist and ARES
问题：设计好一个含有多个子电路的层次电路原理图，然后产生网络表，将其导入ARES制作PCB图。如果要求生成多个PCB图，且每个PCB图中包含独立的子电路部分，该怎样实现呢？
方法：如果纯粹是为了制作PCB的话，问题就比较容易解决。你可以建立几个相近的电路原理图（每个原理图只有子电路部分不同而已），然后依次产生网路表并生成PCB图；如果不嫌麻烦的话，在生成PCB图时采用手动布局元器件也可以实现你的目的，只是这种做法相当繁琐而已。
6.标题：change design created date?(即要更改设计被创建的日期)
问题：在一个已有的原理图的基础上做一些修改，然后另存问别的设计文件，该设计文件的创建日期还是跟原来的原理图的日期是一样的，有没有办法修改？
答：可以用“新建设计”，而不是用“另存为”。其实修改这个时间没有任何的实际意义，完全没有必要这样做。
7.问题：Proteus中鼠标的操作有点不符合人的传统习惯，能不能在Proteus实现更改鼠 标设置？
答：Proteus的鼠标操作方式（左右键）是有点与众不同，在开始使用时你可能真的会觉得有点不习惯，但是用久了之后你就会慢慢喜欢它了，因为用它可以简化操作的步骤。不过Proteus的7.0版很有希望实现自由设置鼠标的操作方式。
8.标题：question about updates
问题：如果要升级 Proteus，必须重装Proteus后然后再运行 update 吗？
答：不需要重装Proteus，具体步骤如下：
1） 把license文件放在桌面上，以便查找；
2） 把任意一张Proteus的安装盘插入光驱中，停止其自动运行；
3） 运行最新的 PROSYS.EXE ，将完全安装最新的升级服务包。
9.标题：simulation animate same pages
问题：能不能实现不在当前原理图页面下观察仿真效果（即将观察窗口浮起来）？
答：到目前为止，还只能在当前原理图下观测仿真效果，Proteus的下一个版本可能会解除这个限制。
10.标题：how to generate netlist in 4.73?
问题：我用Proteus 4.73为何只能设计原理图，不能产生网络表并生成PCB图?
还有，在进入ARES时，其自动产生、装载网络表，我不想让其自动装载网络表，能不能实现呢？
答：你用的是Proteus限制版，它既不能产生网络表文件也不能输出Gerber文件，仅用于业余爱好者学习。至于你想手动产生网络表，可以用Tools
-)netlist compiler,能产生多种格式的网络表文件。
11.标题：Power and GND
问题：能不能自建12VDC的电源和其他的接地方式？为什么先用decompose分解POWER的管脚，然后用“make
symbol”命名为新的power,它不能与VCC连接？
答：可以先在原理图中放置POWER，然后选中并左击，在其属性对话框中的string处输入＋12V
，点击OK，它就不会与VCC（其默认值为5V）连接了。接地（GND）也一样,更改一下它的属性就变成另外一个地脚了。“make
symbol”是用来设计元器件外形的，元器件是通过管脚连接的，GND和POWER只是代表逻辑终端，所以不能将其象普通元器件一样分解POWER和
GND.如果你想创建自己的接地符号,可以先用画图工具画出图形，然后附上管脚号码和名字，保存在元器件库中。创建＋12V直流电源的具体步骤如下：
a. 点击“Inter-sheet Terminals”图标
b. 选择“Power”终端，并将其放入原理图中
c. 按右键选中“Power”并左击，弹出其属性对话框
d. 在“String”空格区输入“＋12V”
注意：如果没有“＋”和“－”，系统将无法识别其为电源。
元器件被分解之后就不再是一个元件了，所以不能更改它的属性了，它只代表一种图形符号了。
如果想创建圆形的电源图标，只需将终端符号换成“DEFAULT”,然后按“A”建，在弹出的对话框的“String”空格区输入“TYPE=POWER”,再点击OK就可以了。
12.标题：ISIS accessing internet?
问题：启动 Proteus ISIS之后，防火墙会发出警告：ISIS正试图连接英特网，在启动Proteus
ARES后也会碰到这种情况，请问是怎么回事？
答：原因是你在Proteus ISIS中设置了远端调试监视器（remote debug
monitor）,使用TCP/IP网络协议让IP地址为127.0.0.1的电脑通过其8000端口访问英特网，因此防火墙会提示你是否允许开关
8000端口。如果电脑没有安装使用防火墙的话就不会有这个问题了。
13.标题：Find plicated part
问题：电脑显示错误“ERROR[ROOT10]:Duplicate part reference
xob350714#1”,这是怎么回事？怎么找到发生错误的地方？
答：发生上述错误的原因是有元器件的标号出现了重复；找出错误之处的方法是使用“Bill of
materials”工具先生成报表，然后在报表中可以发现错误产生的地方。通常电阻的标号为“R?”,电容的标号为“C?”,芯片的标号为“IC?”
14.标题：MAXIM max 497 part creation

问题：max497有四个输入脚，4个输出脚，4个GND脚，2个VCC脚,2个VEE脚，我想在用它的时候加2组独立的电源，但是其封装内部默认的是两组电源的名字是相同的，所以认为他们是连接的，该怎么解决呢？
答：
可以在创建max497的时候，给他们的管脚赋上不同的网络标号，例如将其9号和15号管脚加上相同的标号如VCC，那么这两个管脚就会都连到同一个电源（VCC）上，如果它们有不同的网络标号，那么它们就会分别连到独立的电源上。
15.标题：Multiplexer (多路转换器)
问题：我需要一个8或16路输入通道，4路输出通道的多路转换器，，怎么找不到模型？
答：4067不就是你想找的模型吗，它是一个CMOS模拟器件，有16个输入脚，还有一个用来使能的EA脚。
16.标题：change component

问题：我已经用ISIS设计好一个原理图，并制作了PCB图，但是我突然发现需要将一个二极管更改为电阻（包括名字，封装，型号，参数），能够实现吗？

答：当然可以，为了减少系统的工作量，我们增加或删除元器件时，会改变器件的布线和标注，所以一般是从ISIS到ARES;如果只需要更改已有的元器件（例如管脚号码和标注等），一般从ARES到ISIS.因为ARES和ISIS是可以同步的。
注意：更改元器件时，原来已经布好的导线不会消失。
17.标题：ISIS OP-AMPS
问题：在ISIS中许多光耦放大器的3号管脚为反相输入脚，而传统上都是2号管脚，可不可以更改呢？
答：可以，管脚号码的顺序是可以更改的，我们用Library菜单下的“decompose”命令先分解元器件，然后更改管脚号码，再用“make
device”生成元器件。
18.标题：2D graphic background shading
问题：出于出版的目的我想要同一个原理图中的元器件有不同的背景颜色，以实现特别区域的不同显示，同时元器件和其导线均要可见；我用“move to
back”命令操作，结果是元器件可见，其导线却不可见，因为导线被背景颜色掩盖掉了。
解决方法：在ISIS中设计原理图时，按鼠标右键然后框选住需要特别显示的元器件及其导线，再使用EDIT菜单中的“bring to
front”命令，就可以将目标前置与背景之上了，这样元器件和导线都是可见的。
19.标题：printing problem
问题：有没有办法把Proteus软件的帮助文件分章节地打印出来？好像我们只能浏览而不能对它进行任何处理哦。
答：如果你是被授权用户的话，你不仅可以获得我们免费赠与的PDF格式文件，而且还能得到使用指南的硬拷贝文件。
20.标题：Form net list
问题：完成原理图设计后产生网络表并进入ARES，ARES界面中没有完整的元器件管脚列表，这样就实现不了所有器件管脚的连接。
答：可能是原理图设计有错误，可以先用“Tools”菜单下的电气规则检查命令（即electrical rule
check）进行检查；如果没有错误的话，可以在ARES中用手动画线的方式补上漏画的导线。
21.标题：Assigning strategies to multiple nets
问题：如何设置一种策略可以不用依次单独为每一根导线放置网络标号？

答：应用PAT工具，按“A”键，在弹出的对话框中的“String”处输入“NET=START=NEW_STRATEGY_NAME”,然后依次在需要放置网络标号的导线上单击鼠标左键一次就可以放置网络标号。
22.标题：A problem with some component replacements
问题：为何不能将SW-SPST与BUTTON直接用鼠标拖放实现互相替换？
答：对于开关这样的动态器件，鼠标点击它有不同的含义，故不能直接替换，如要实现替换可以用如下方法：
a. 选中要被替换的元器件；
b. 按“A”键，进入property assignment tool窗口（即属性设置工具）；
c. 在“STRING”处输入“DEVICE=new part’s name”
d. 应用范围设为“local tagged”,再点击“OK”
23.标题：Remove components models from DSN file?
问题：从元器件库里挑出元器件之后它就出现在DSN文件的元器件列表中，能不能把它再删除呢？

答：如果元器件没有用于原理图设计，可以在元器件列表中选中，然后点击“EDIT”菜单下的“Tidy”,就可以将元器件从列表中删除。注意我们不能从列表中清除被放置在原理图中的元器件。

㈦ 使用PSpice如何仿真放大电路的静态工作点 应设置何种分析方式

分析类型是Bias Point，编程的话是用.op语句。

㈧ 方波,正弦波,三角波信号是如何产生的

信号发生器一般区分为函数信号发生器及任意波形发生器，而函数波形发生器在设计上又区分出模拟及数字合成式。众所周知，数字合成式函数信号源无论就频率、幅度乃至信号的信噪比（S/N）均优于模拟，其锁相环（PLL）的设计让输出信号不仅是频率精准，而且相位抖动(phaseJitter)及频率漂移均能达到相当稳定的状态，但毕竟是数字式信号源，数字电路与模拟电路之间的干扰，始终难以有效克服，也造成在小信号的输出上不如模拟式的函数信号发生器。
谈及模拟式函数信号源，结构图如下：
这是通用模拟式函数信号发生器的结构，是以三角波产生电路为基础经二极管所构成的正弦波整型电路产生正弦波，同时经由比较器的比较产生方波。
而三角波是如何产生的，公式如下：
换句话说，如果以恒流源对电容充电，即可产生正斜率的斜波。同理，右以恒流源将储存在电容上的电荷放电即产生负斜率的斜波，电路结构如下：
当I1=I2时，即可产生对称的三角波，如果I1>>I2，此时即产生负斜率的锯齿波，同理I1<<I2即产生正斜率锯齿波。
再如图二所示，开关SW1的选择即可让充电速度呈倍数改变，也就是改变信号的频率，这也就是信号源面板上频率档的选择开关。同样的同步地改变I1及I2，也可以改变频率，这也就是信号源上调整频率的电位器，只不过需要简单地将原本是电压信号转成电流而已。
而在占空比调整上的设计有下列两种思路：
1、频率（周期）不变，脉宽改变，其方法如下：
改变电平的幅度，亦即改变方波产生电路比较器的参考幅度，即可达到改变脉宽而频率不变的特性，但其最主要的缺点是占空比一般无法调到20%以下，导致在采样电路实验时，对瞬时信号所采集出来的信号有所变动，如果要将此信号用来作模数（A/D)转换，那么得到的数字信号就发生变动而无所适从。但不容否认的在使用上比较好调。
2、占空比变，频率跟着改变，其方法如下：
将方波产生电路比较器的参考幅度予以固定（正、负可利用电路予以切换），改变充放电斜率，即可达成。
这种方式的设计一般使用者的反应是“难调”，这是大缺点，但它可以产生10%以下的占空比却是在采样时的必备条件。
以上的两种占空比调整电路设计思路，各有优缺点，当然连带的也影响到是否能产生“像样的”锯齿波。
接下来PA（功率放大器）的设计。首先是利用运算放大器（OP)，再利用推拉式(push-pull)放大器（注意交越失真Cross-distortion的预防）将信号送到衰减网路，这部分牵涉到信号源输出信号的指标，包含信噪比、方波上升时间及信号源的频率响应，好的信号源当然是正弦波信噪比高、方波上升时间快、三角波线性度要好、同时伏频特性也要好，（也即频率上升，信号不能衰减或不能减太大），这部分电路较为复杂，尤其在高频时除利用电容作频率补偿外，也牵涉到PC板的布线方式，一不小心，极易引起振荡，想设计这部分电路，除原有的模拟理论基础外尚需具备实际的经验，“TryError”的耐心是不可缺少的。
PA信号出来后，经过π型的电阻式衰减网路，分别衰减10倍（20dB)或100倍（40dB),此时一部基本的函数波形发生器即已完成。（注意：选用π型衰减网络而不是分压电路是要让输出阻抗保持一定）。
一台功能较强的函数波形发生器，还有扫频、VCG、TTL、TRIG、GATE及频率计等功能，其设计方式在此也顺便一提：
1.扫频：一般分成线性（Lin)及对数（Log)扫频；
2.VCG：即一般的FM，输入一音频信号，即可与信号源本身的信号产生频率调制；
上述两项设计方式，第1项要先产生锯齿波及对数波信号，并与第2项的输入信号经过多路器（Multiplexer)选择，然后再经过电压对电流转换电路，同步地去加到图二中的I1、I2上；
3.TTL同步输出：将方波经三极管电路转成0(Low)、5V(High)的TTL信号即可。
但注意这样的TTL信号须再经过缓冲门（buffer)后才能输出，以增加扇出数（FanOut)，通常有时还并联几个buffer。而TTLINV则只要加个NOTGate即可；
4.TRIG功能：类似OneShot功能，输入一个TTL信号，则可让信号源产生一个周期的信号输出，设计方式是在没信号输入时，将图二的SWI接地即可；
5.Gate功能：即输入一个TTL信号，让信号源在输入为Hi时，产生波形输出，直到输入为LOW时，图二SWI接地而关掉信号源输出；
6.频率计：除市场上简易的刻度盘显示之外，无论是LED数码管或LCD液晶显示频率，其与频率计电路是重叠的，方块图如下：
2.任意波形发生器，仿真实验的最佳仪器
任意波形发生器是信号源的一种，它具有信号源所有的特点。我们传统都认为信号源主要给被测电路提供所需要的已知信号（各种波形），然后用其它仪表测量感兴趣的参数。可见信号源在电子实验和测试处理中，并不测量任何参数而是根据使用者的要求，仿真各种测试信号，提供给被测电路，以达到测试的需要。
信号源有很多种，包括正弦波信号源，函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。一般来讲任意波形发生器，是一种特殊的信号源，综合具有其它信号源波形生成能力，因而适合各种仿真实验的需要。
一、函数功能，仿真基础实验室设计人员的环境
函数信号源是使用最广的通用信号源，它能提供正弦波、锯齿波、方波、脉冲串等波形，有的还同时具有调制和扫描能力，众所周知，在我们的基础实验中（如大学电子实验室、科研机构研究实验室、工厂开发实验室等），我们设计了一种电路，需要验证其可靠性与稳定性，就需要给它施加理想中的波形以辨别真伪。如我们可使用信号源的DC补偿功能对固态电路控制DC偏压电平；我们可对一个怀疑有故障的数字电路，利用信号源的方波输出作为数字电路的时钟，同时使用方波加DC补偿产生有效的逻辑电平模拟输出，观察该电路的运行状况，而证实故障缺陷的地方。总之利用任意波形发生器这方面的基础功能，能仿真您基础实验室所必须的信号。
二、任意波形，仿真模拟更复杂的信号要求
众所周知，在我们实际的电子环境所设计的电路在运行中，由于各种干扰和响应的存在，实际电路往往存在各种信号缺陷和瞬变信号，例如过脉冲、尖峰、阻尼瞬变、频率突变等（见图1，图2），这些情况的发生，如在设计之初没有考虑进去，有的将会产生灾难性后果。例如图1中的a处过尖峰脉冲，如果给一个抗冲能力差的电路，将可能会导致整个设备“烧坏”。确认电路对这样一个状况敏感的程度，我们可以避免不必要的损失，该方面的要求在航天、军事、铁路和一些情况比较复杂的重要领域尤其重要。
由于任意波形发生器特殊的功能，为了增强任意波形生成能力，它往往依赖计算机通讯输出波形数据。在计算机传输中，通过专用的波形编辑软件生成波形，有利于扩充仪器的能力，更进一步仿真模拟实验。同时由于编辑一个任意波形有时需要花费大量的时间和精力，并且每次编辑波形可能有所差异这样有的任意波形发生器，内置一定数量的非易失性存储器，随机存取编辑波形，有利于参考对比；或通过随机接口通讯传输到计算机作更进一步分析与处理。
三、下载传输，更进一步实时仿真
在一些军事、航空、交通制造业等领域中，有些电路运行环境很难估计，在实验设计完成之后，在现实环境还需要作更进一步实验，有些实验的成本很高或者风险性很大（如火车高速实验时铁轨变换情况、飞机试机时螺旋桨的运行情况等），人们不可能长期作实验判断所设计产品（例如高速火车、飞机）的可行性和稳定性等；我们就可利用有些任意波形发生器波形下载功能，在作一些麻烦费用高或风险性大的实验时，通过数字示波器等仪器把波形实时记录下来，然后通过计算机接口传输到信号源，直接下载到设计电路，更进一步实验验证。
综上所述，任意波形发生器是电子工程师信号仿真实验的最佳工具。我们选购时除关心传统信号源的缺陷——频率精度、频率稳定度、幅度精度、信号失真度外，更应关心它编辑与波形生存和下载能力，同时也要注意它的输出通道数，以便同步比较两信号的相移特性，更进一步达到仿真实验状态。
图1有尖脉冲的数字信号
图2有频率突变的方波

㈨ 需要看懂拉扎维的coms模拟集成电路设计需要掌握哪些基础知识，具体一点，本人现在大二，以后想做数字

这种问题应该多问问eetop或者度娘会更好一些。转一下eetop的链接，以供参考：
模拟集成电路设计三本经典教材学习经验

分割线以下来自eetop论坛中模拟集成电路设计三本经典教材学习经验的回帖内容，作者：eetop论坛ID为“飞天白狐”。（不知道这个ID是不是真正的作者，也许是该ID引用自网络其他地方吧，总之向“模拟电路的四重境界”的作者致敬！）

——————————————————————————————————————————

三本书后，基本上你算入门了，可以跟大牛做项目了，然后多看IEEE的资料，（基准源，运放，比较器）是要继续训练的，（有位大侠谈过了，看帖子，模拟电路的四重境界--文章结尾有）。然后再从CMOS 到BICMOS等等！！
我再推荐两本好书（专业性更强）introcation to cmos op-amps and comparators;design of analogy chip
本人刚刚学习，说得不好，不专业，还请各位朋友多多提醒

模拟电路的四重境界

复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验，已经整整八年了，其间聆听过很多国内外专家的指点。最近，应朋友之邀，写一点心得体会和大家共享。
我记得本科刚毕业时，由于本人打算研究传感器的，后来阴差阳错进了复旦逸夫楼专用集成电路与系统国家重点实验室做研究生。现在想来这个实验室名字大有深意，只是当时惘然。电路和系统，看上去是两个概念， 两个层次。 我同学有读电子学与信息系统方向研究生的，那时候知道他们是“系统”的， 而我们呢，是做模拟“电路”设计的，自然要偏向电路。而模拟芯片设计初学者对奇思淫巧的电路总是很崇拜，尤其是这个领域的最权威的杂志JSSC （IEEE Journal of solid state circuits）， 以前非常喜欢看， 当时立志看完近二十年的文章，打通奇经八脉，总是憧憬啥时候咱也灌水一篇， 那时候国内在此杂志发的文章凤毛麟角， 就是在国外读博士，能够在上面发一篇也属优秀了。
读研时，我导师是郑增钰教授，李联老师当时已经退休，逸夫楼邀请李老师每个礼拜过来指导。郑老师治学严谨，女中豪杰。李老师在模拟电路方面属于国内先驱人物，现在在很多公司被聘请为专家或顾问。 李老师在87年写的一本(运算放大器设计);即使现在看来也是经典之作。李老师和郑老师是同班同学，所以很要好，我自然相对于我同学能够幸运地得到李老师的指点。李老师和郑老师给我的培养方案是：先从运算放大器学起。所以我记得我刚开始从小电流源开始设计。那时候感觉设计就是靠仿真调整参数。但是我却永远记住了李老师语重心长的话：运放是基础，运放设计弄好了，其他的也就容易了。
当时不大理解，我同学的课题都是AD/DA，锁相环等“高端”的东东，而李老师和郑老师却要我做“原始”的模块，我仅有的在(固体电子学) （国内的垃圾杂志）发过的一篇论文就是轨到轨(rail-to-rail)放大器。 做的过程中很郁闷，非常羡慕我同学的项目，但是感觉李老师和郑老师讲的总有他们道理，所以我就专门看JSSC运放方面的文章，基本上近20多年的全看了。当时以为很懂这个了，后来工作后才发现其实还没懂。 所谓懂，是要真正融会贯通，否则塞在脑袋里的知识再多，也是死的。但是运算放大器是模拟电路的基石，只有根基扎实方能枝繁叶茂，两位老师的良苦用心工作以后才明白。总的来说，在复旦，我感触最深的就是郑老师的严谨治学之风和李老师的这句话。
硕士毕业，去找工作，当时有几个offer。 我师兄孙立平， 李老师的关门弟子，推荐我去新涛科技，他说里面有个常仲元，鲁汶天主教大学博士，很厉害。我听从师兄建议就去了。新涛当时已经被IDT以8500万美金收购了，成为国内第一家成功的芯片公司。面试我的是公司创始人之一的总经理Howard. C. Yang（杨崇和）。 Howard是Oregon State University 的博士，锁相环专家。面试时他当时要我画了一个两级放大器带Miller补偿的， 我很熟练。他说你面有个零点，我很奇怪，从没听过，云里雾里，后来才知道这个是Howard在国际上首先提出来的， 等效模型中有个电阻，他自己命名为杨氏电阻。 当时出于礼貌，不断点头。不过他们还是很满意，反正就这样进去了。我呢，面试的惟一的遗憾是没见到常仲元， 大概他出差了。
进入新涛后，下了决心准备术业有专攻。因为本科和研究生时喜欢物理，数学和哲学，花了些精力在这些上面。工作后就得真刀真枪的干了。每天上班仿真之余和下班后，就狂看英文原版书。第一本就是现在流行的Razavi的那本书。读了三遍。感觉大有收获。那时候在新涛，初生牛犊不怕虎，应该来说，我还是做得很出色的，因此得到常总的赏识，被他评价为公司内最有potential的人。偶尔常总会过来指点一把，别人很羡慕。其实我就记住了常总有次聊天时给我讲的心得， 他大意是说做模拟电路设计有三个境界：第一是会手算，意思是说pensile-to-paper， 电路其实应该手算的，仿真只是证明手算的结果。第二是，算后要思考，把电路变成一个直观的东西。 第三就是创造电路。
我大体上按照这三部曲进行的。Razavi的那本书后面的习题我仔细算了。公司的项目中，我也力图首先以手算为主， 放大器的那些参数，都是首先计算再和仿真结果对比。久而久之，我手计算的能力大大提高，一些小信号分析计算，感觉非常顺手。这里讲一个小插曲，有一次在一个项目中，一个保护回路AC仿真总不稳定， 调来调去，总不行，这儿加电容，那儿加电阻，试了几下都不行，就找常总了。因为这个回路很大，所以感觉是瞎子摸象。常总一过来三下五除二就摆平了， 他仔细看了，然后就导出一个公式，找出了主极点和带宽表达式。通过这件事，我对常总佩服得五体投地， 同时也知道直观的威力。所以后来看书时，都会仔细推导书中的公式，然后再直观思考信号流， 不直观不罢手。一年多下来， 对放大器终于能够透彻理解了，感觉学通了， 通之后发现一通百通。最后总结：放大器有两个难点，一个是频率响应，一个是反馈。其实所谓电路直观，就是用从反馈的角度来思考电路。每次分析了一些书上或者JSSC上的“怪异”电路后，都会感叹：反馈呀，反馈！然后把分析的心得写在paper上面。 学通一个领域后再学其他相关领域会有某种“加速”作用。
常总的方式是每次做一个新项目时，让下面人先研究研究。我在离开新涛前，做了一个锁相环。 我以前没做过，然后就把我同学的硕士论文，以及书和很多paper弄来研究，研究了一个半月，常总过来问我：锁相环的3dB带宽弄懂了吧？ 我笑答：早就弄懂了。我强大的运放的频率响应知识用在锁相环上，小菜了。我这时已经去研究高深的相位噪声和jitter了。之后不久，一份30多页的英文研究报告发出来，常总大加赞赏！。
后来在COMMIT时，有个项目是修改一个RF Transceiver芯片， 使之从WCDMA到TD-SCDMA。里面有个基带模拟滤波器。我以前从没接触过滤波器，就花了两个月时间，看了三本英文原版书，第一本有900多页，和N多paper， 一下子对整个滤波器领域，开关电容的，GmC的，Active RC的都懂了。提出修改方案时， 由于我运放根基扎实，看文章时对于滤波器信号流很容易懂，所以很短时间就能一个人提出芯片电路原理分析和修改方案。最后报告写出来（也是我的又一个得意之作），送给TI. TI那边对这边一下子肃然起敬，Conference call时， 他们首先说这份报告是“Great job!”，我英文没听懂，Julian对我夸大拇指，说“他们对你评价很高呢”。后来去Dallas， TI那边对我们很尊敬， 我做报告时，很多人来听。总之，现在知道，凡事情，基础很重要，基础扎实学其他的很容易切入， 并且越学越快。
我是02年 11月去的COMMIT，当时面试我的也是我现在公司老板Julian。 Julian问我：你觉得SOC (system on chip)设计的环节在哪儿？ 我说：应该是模拟电路吧，这个比较难一些。Julian说错了，是系统。我当时很不以为然， 觉得模拟电路工程师应该花精力在分析和设计电路上。 Julian后来自己run了现在这公司On-Bright，把我也带来， 同时也从TI拉了两个，有一个是方博士。我呢，给Julian推荐了朱博士。这一两年，我和朱博士对方博士佩服得五体投地。方博士是TI华人里面的顶级高手， 做产品能力超强。On-Bright现在做电源芯片，我和朱博士做了近两年，知道了系统的重要性。芯片设计最终一定要走向系统， 这个是芯片设计的第四重境界。电路如同砖瓦，系统如同大厦。芯片设计工程师一定要从系统角度考虑问题，否则就是只见树木，不见森林。电源芯片中，放大器，比较器都是最最普通的， 其难点在于对系统的透彻理解。在On-Bright，我真正见识了做产品，从定义到设计，再到debug， 芯片测试和系统测试，最后到RTP (release to proction)。 Julian把TI的先进产品开发流程和项目管理方式引入On-Bright，我和朱博士算是大开眼界，也知道了做产品的艰辛。

Analog Integrated Circuit Design, David Johns, Ken Martin, University of Toronto, John Wiley, Inc. A must read classic book on CMOS. Good circuit cook book and circuit theory. The part of Switched-capacitor PLL parts are very good and you must know it.
Microelectronic Circuits (the latest edition is 4th). Adel S. Sedra, Kenneth C. Smith, Oxford, 1998 (University of Toronto). A very good book! It is for undergraates, easy to understand and the summery is very good and equation is very insightful. A must-read book before interview.
CMOS Analog Circuit Design, Phillip E. Allen and Douglas R. Holberg, Published in 1987. A little older but still worth to read. (It has a later edition (2002 ?, but I have not found time to read yet).
Design of analog CMOS Integrated Circuits, Behzad Razavi, McGraw-Hill, 2001. A textbook used by many schools. It helps you understanding lot of the circuits, but too simple to use in real design. I should say it is a very good theory book. Not ENGINEER book. Anyway IT ALL BEGINS FROM MAXWELL'S EQUATIONS, RIGHT?

㈩ 谁能给一段关于Hspice和Viewlogic的介绍

Star-Hspice有着无与伦比的优势用于快速精确的电路和行为仿真。它使电路级性能分析变得容易，并且生成可利用的Monte Carlo、最坏情况、参数扫描（sweep），数据表扫描分析，而且还使用了最可靠的自动收敛特性。Star-Hspice是组成全套Avant！工具的基础，并且为那些需要精确的逻辑校验和电路模型库的实际晶体管特性服务。 被Star-Hspice仿真的电路的大小局限于计算机所使用的虚拟内存。Star-Hspice软件对接口可用于各式各样设计框架的各种计算机平台作了优化。

Star-Hspice 与绝大多数SPICE的变种相兼容，并有如下附加的特征： ◆ 优秀的收敛性 ◆ 精确的模型，包括许多加工模型 ◆ 层次节点命名参考 ◆ 对模型和电路单元的最优化，在AC，DC和瞬态仿真中，带有递增和同步的多参数优化。 ◆ 带解释的Monte Carlo和极坏设计支持
◆ 可参数化单元的输入输出及行为算术描述（algebraics） ◆ 有对高级逻辑仿真器校验库模型的单元特征化工具 ◆ 对PCB板，多芯片，包装，IC技术的几何损耗耦合传输线 ◆ 离散部件，针脚，包装和销售商IC库 ◆ 来自于多重仿真的AvanWaves 交互式波形图和分析

Star-Hspice优化仿真电路仿真器试Anvant!公司的工业级的电路分析软件，用以电子电路的稳态、瞬态及频域的仿真和分析。该软件可以精确的仿真、分析、优化从直流到高于100GHz频率的微波的电路。
集成电路级和系统级的仿真需要组织结构的计划和晶体管模型与子电路(Subcircuit)间的交互作用。工作于小型电路的方法或许有太多的局限性，当它被应用于高级仿真。

Viewlogic公司所出的Workview Office软体(PC版)与Powerview软体(工作站版)系专业积体电路设计与模拟软体，具备完整Front-End设计环境，可用来进行电路图之绘制与模拟、Verilog与VHDL模拟及逻辑合成。