触发器电路图

① 采用双D触发器74LS74模拟乒乓球练习电路图

由双D触发器模拟来乒乓球练源习电路图如下所示：

由基本的RS触发器构成控制电路，分别控制两个D触发器的输入端，触发器的CP脉冲由连续脉冲电源提供，甲乙分别操作RS触发器的输入端，使其输出“0”和“1”,并使D1=0，D2=1，在连续CP脉冲作用下，使Q1=0，Q2=1，如此往复，模拟乒乓球往返运动。

② D触发器怎样实现四分频

该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。

需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的正确认识和使用

1、观察该系统输入输出波形可以确定该系统为时钟的四分频（2位2进制）

观察仿真结果可以发现输出信号D(8)高电平持续时间位半个CP，4个CP为一个周期，符合设计要求。

注意：仿真使用的D触发器为边沿触发，边沿触发D触发器工作过程如下：

当时钟CP上升沿到达时，D输入端的状态被送到Q输出端。

当时钟CP上升沿完成后，Q输出端保持原有的状态，等待下一个CP上升沿。

部分触发器带有复位端和置位端，根据其有效电平可以对Q端进行清0或者置1的操作。

③ 试用JK触发器和门电路设计一个同步三进制计数器

如下图所示：

同步计数器指的是被测量累计值，其特点是大大内提高了计数器工作容频率，相对应的是异步计数器。

对于同步计数器，由于时钟脉冲同时作用于各个触发器，克服了异步触发器所遇到的触发器逐级延迟问题，于是大大提高了计数器工作频率，各级触发器输出相差小，译码时能避免出现尖峰；但是如果同步计数器级数增加，就会使得计数脉冲的负载加重。

(3)触发器电路图扩展阅读：

计数器主要由触发器构成。若按触发器 的翻转的次序来分类，可以把计数器分为同 步式和异步式。在同步计数器中，当计数脉 冲输入时所有触发器是同时翻转的； 而在异 步计数器中，各级触发器则不是同时翻转 的。

若按计数过程中计数器中数字的增减来 分类，可以分为加法计数器，减法计数器和 可逆计数器（亦称加减计数器）。加法计数器 是随着计数脉冲的不断输入而递增计数的； 减法计数器是随着计数脉冲的不断输入而递 减计数的；可增可减的称可逆计数器。