位同步電路

A. 位同步系統的性能指標是什麼

位同步系統的性能指標是同步建立時間、同步保持時間、同步帶寬、相位誤差。位同步系旅漏統和提拆鏈爛取載波的電路、喚舉接收端輸入信號質量及雜訊性質有關，性能指標是同步建立時間、同步保持時間、同步帶寬、相位誤差。

B. 試用4位同步二進制計數器74LS161組成十二進制計數器電路，標出輸入、輸出端。可以附加必要的門電路。

12進制就是枝並0000~1011，電路圖如下猛梁跡渣穗

C. 同步電路是什麼意思

什麼是同步邏輯和非同步邏輯,同步電路和非同步電路的區別是什麼？
同步邏輯是時鍾之間有固定的因果關系。非同步邏輯是各時鍾之間沒有固定的因果關系。
電路設計可分類為同步電路和非同步電路設計。
同步電路利用時鍾脈沖使其子系統同步運作，而非同步電路不使用時鍾脈沖做同步，其子系統是使用特殊的「開始」和「完成」信號使之同步。由於非同步電路具有下列優點--無時鍾歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。
非同步電路主要是組合邏輯電路，用於產生地址解碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鍾信號都沒有關系，解碼輸出產生的毛刺通常是可以監控的。同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鍾控制下完成的。這些時序電路共享同一個時鍾CLK，而所有的狀態變化都是在時鍾的上升沿(或下降沿)完成的。

非同步電路重要是組合邏輯電路，用於產生天址解碼器、FIFO或RAM的讀寫節制信號脈沖，但它同時也用在時序電路中，彼時它出有統一的時鍾，狀態變化的時辰是不穩定的，通常輸入信號只在電路處於波動狀態時才發作變化。也就是說一個時辰容許一個輸入產生變化，以防止輸入信號之間形成的競讓冒險。電路的穩定需求有可靠的建立時間和持時間，待上面引見。

同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路形成的電路，其一切操作都是在嚴厲的時鍾掌握下完成的。這些時序電路同享統一個時鍾CLK，而一切的狀態變化都是在時鍾的上升沿(或降落沿)完成的。比如D觸發器，當上升延到來時，寄存器把D端的電平傳到Q輸出端。

D. 非同步模擬信號與同步模擬信號的區別 什麼是幀同步什麼是位同步

同步模擬信號就是在非同步模擬信號的基礎上加入同步信號得到的,區別就是一個有同步信號一個沒有.

講幀同步你先要知道電視機掃描圖象的原理,因為電視是用一個點橫向掃描得出圖象行信號,再逐行向下掃描得出幀信號(就是一幅圖象的信號).但是在圖象掃描過程中攝象機和電視間存在時間上的差異,也就是說當我們先打開攝象機再打開電視機,攝象機已經開始掃描鏈知嫌,電視機後來才開始掃描,如果沒有幀同步信號,攝象機整幅圖象都已經掃描完了,電視機掃描點還在屏幕左上角,圖象就會在屏幕上下翻滾,如果有幀同步信號,攝象機掃描點在左上角，電視機掃描點就應該在屏幕左上角,攝象機掃描點在右下角,電視機掃描點就應該在屏幕又下角,無論什麼時候攝象機掃描點和電視機掃描點都應該是同步的在某個方位,這樣圖象就能穩定顯示出來.
位同步是數字信號的同步,但是他和電視機的行同步是差不多的,和幀同步信號一樣是用來控制接收機掃描點位置的.攝象機掃描點在第一猛銀行的左邊接收機掃描點就就應該在屏幕第一行左邊.行不同步整幅圖象都是混亂的,幀不同步行同步的話圖象能顯示出來,但是這個圖象是上下跳動翻滾的.

你這里的幀同步,位同步都是說數字信號的發射機和接收機的數碼串同步和每位數碼的同步,比如說數字串 ,100100111,110101110, 這里的逗號就是相當於幀同步信號,逗號和逗號中間這串數碼就相當於幀數字串,當發射機發出第一個同步信號時,接收機就應該准備開始接受第一幀數字串,當發射機發出第二個幀同步信號時,接收機就應接收完第一幀數字串准備開始接收第二幀數字串.
位同步當然就是發射機發送數字 1 接受機就應該接收 1 ,發射機發送數字 0 接受機就應該接收 0.
原理和上面說的電視機掃描同步是一樣的.但棚手是兩樣東西的電路是不一樣的.

E. 設計一個時序邏輯電路4位同步（非同步）計數器,選擇其中一個用VHDL完成設計

1.編輯輸入VHDL程序並設為當前工程文件

設：clr為系統時鍾，clr為非同步伍畢清零控制端，load為同步置數控制端，date為同步置數數據輸入埠，count為計數器輸出埠

實體名為：add4b.VHD

2.編譯設計文螞滾件並予模擬驗證

VHDL程序：

LIBRARYieee;

USEieee.std_logic_1164.all;

USEieee.std_logic_unsigned.all;

ENTITYadd4bIS

PORT(

date:INSTD_LOGIC_VECTOR(3DOWNTO0);

load:INSTD_LOGIC;

clr:INSTD_LOGIC;

clk:INSTD_LOGIC;

count:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0)

);

ENDENTITYadd4b;

ARCHITECTUREupcountOFadd4bIS

BEGIN

upcount:PROCESS(clk,clr)

BEGIN

IFclr='1'THENcount<=x"0";

ELSIFrising_edge(clk)THEN

IFload='1'THENcount<=date;

ELSEcount<=悶橘余count+1;

ENDIF;

ENDIF;

ENDPROCESSupcount;

ENDupcount;

3.波形模擬

F. 同步電路是什麼意思，什麼叫同步電路。麻煩說詳細一點，謝謝大家

同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鍾控制下完成的。這些時序電路共享同一個時鍾CLK，而所有的狀態變化都是在時鍾的談枝上升沿(或下降沿)完森侍漏成的。比如D觸發器，當上升延到來時，寄存器把D端的電平傳到Q輸此爛出端。

G. 試用4位同步二進制加法計數器74161採用置數法構成十進制計數器

使用置數法實現74161的十進制計數：

當74161計數到Q3Q2Q1Q0=1001時，使LD' =0，為置數創造了條件。

當下一個計數脈沖一到，各置數端數據立即送到輸出端，預置數端D3D2D1D0= 0000。

電遲鏈路如圖所示，在連續計數脈沖的作用下，計數器開始從0000、0001、......1000、1001循環計數

（8421碼十進制計數器）。

性能特點：

1、可以直接清零（不需要CP脈沖配合），又稱「強迫置0」；

2、數據可以並行預置，但需要CP上升沿配合；

3、可進行二進制同步計數；

4、具有進位輸出信號，可以串接計數使用；

5、內部採用JK觸發器單元計數。

反饋預置數法的定義：

1、反饋預置數法是用解碼電碼輪孫路(門電路)檢測計數器的狀態，當計數器到達被檢測的狀態時，解碼

電路輸出低電平或高電平)，把解碼電路的輸出反饋到M SI計數器的預置數端，使預置數端出現有

效電平。

2、利用預置數端的非同步/同步桐鉛預置功能，將數據輸入端所加的預置數裝入計數器，從而實現預定

模數的計數。