電源抗干擾電路

『壹』 電路的抗干擾

提高電子電路抗干擾能力的方法：
一、減小來自電源的雜訊
電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。
電網上的強干擾通過電源進入電路。即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自電源的干擾。因此設計電源時要採取一定的抗干擾措施：(如輸入電源與強電設備動力線分開;採用隔離變壓器;採用低通濾波器;採用獨立功能塊單獨供電等)。
二、減小信號傳輸中的畸變
微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10pF左右，輸入阻抗相當高。高速CMOS電路的輸出端都有相當的帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重。它會引起信號畸變，增加系統雜訊。當Tpd>Tr時，就成了一個傳輸線問題，必須考慮信號反射、阻抗匹配等問題。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數有關。可以粗略地認為，信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電子元件的Tr(標准延遲時間)為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4～20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多於2個。
當信號的上升時間快於信號延遲時間，就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td>Trd的情況，印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則：信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
·電源電路：產生各種電子電路的所需求電源。
·電子電路：亦稱電氣迴路。
·基頻電路，基頻，低頻率，使用基頻元件。
·高頻電路，高頻，高頻率，使用高頻元件。
·基頻、高頻混合電路
·被動元件：如電阻、電容、電感、二極體…等，有分基頻被動元件、高頻被動元件。
·主動元件：如電晶體、微處理器…等有分基頻主動元件、高頻主動元件。
【微處理器電路】：亦稱微控制器電路，形成計算機、游戲機、(播放器影、音)、各式各樣家電、滑鼠、鍵盤、觸控…等。
【電腦電路】：為微處理器電路進階電路，形成桌上型電腦、筆記型電腦、掌上型電腦、工業電腦…各樣電腦等。
【通訊電路】：形成電話、手機、有線網路、有線傳送、無線網路、無線傳送、光通訊、紅外線、光纖、微波通訊、衛星通訊等。
【顯示器電路】：形成螢幕、電視、儀表等各類顯示器。
【光電電路】：如太陽能電路。
【電機電路】：常運用於大電源設備、如電力設備、運輸設備、醫療設備、工業設備…等。
【串聯電路】：使同一電流通過所有相連接器件的聯結方式
【並聯電路】： 使同一電壓施加於所有相連接器件的聯結方式

『貳』 如何抑制電源系統的干擾

電源系統的干擾分為線路傳導雜訊和幅射接收雜訊，對於線路分成地線干擾與電源線干擾，在電源線干擾中使用線性穩壓器能很好的抵制波紋干擾等；而地線干擾則要依靠接地線，對接地線有GB做了最低要求；對電源輸出線與地線用負載端的差動放大器進行平衡抗干擾，避免將線上的雜訊引入；在抗幅射干擾方面，電源與負載的相對位置很重要，主要看負載在什麼擺位上受的干擾最小，因為不同的負載情況不同會有所不同，如有的是板上敷銅線接受幅射能力大型余漏於IC片，有的則相板，當板上有電感元件時，更要注重設計時擺位的合理性。沒其它好辦法時使用金毀塌屬盒進行屏蔽卜爛，注意好頻率與板厚間的關系就可以了。 1樓說的都對，尤其是第3點，值得你認真考慮。

『叄』 50V6A的電源，輸入串個200W的燈炮就可以，不串L6599就壞，是什麼原因呢

說明電路存在故障喲。

『肆』 如何處理掉LED燈給電源帶來的干擾波

LED燈不可能對電源產生干擾波，LED燈附近的電感，電容等儲能元件對電源產生干擾才可能。對於這種干擾波，首先你要分析出干擾源在哪裡，然後再想辦法友悄謹濾除，常用的濾除方法有接地、屏蔽、濾波。
接地就是在干擾源附近接地，讓干擾波從地線傳輸走，屏蔽就是加屏蔽罩，防好基止干擾源外散，濾波就是加上電感，電容等運滑濾波元件，吸收干擾波。

『伍』 什麼是交流抗干擾電路

交流抗干擾電路的作用是濾除市電電網中的高頻干擾，以免市電電網中的高頻干擾影響液晶彩電的正常工作，同時還可濾除開關電源產生的高頻干擾，以免影響其他用電設備的正常工作。

常用交流抗干擾電路如圖所示。

常用交流抗干擾電路

在圖中，L1、L2是互感濾波器，C1、C2及C3、C4是高頻濾波電容。由於互感濾波器L1、L2在交流電流通過時，其磁芯中產生的磁通因方向相反而抵消，所以電感量較小，而對於交流電輸入迴路與地之間的共模呈現較大的電感量，可對共模干擾進行有效的吸收。C1、C2用於濾除差模干擾。C3、C4組成共模濾波器，濾除共模干擾。圖中（b）所示電路僅為共模濾波電路。圖中（c）、圖中（d）所示電路中，除了未設置C3、C4組成的共模濾波器，其他與圖中（a）所示電路相同。

『陸』 可控硅調壓電路原理

假設你可控來硅一直導通 那麼源還是正弦波
假設220v 一個周期內 導通了一半時間 那麼只剩下 半個周期的波形
但是你不知道什麼時候開始導通 所以是否把峰值給關斷了並不知道
所以要過零檢測 過零了再開始控制可控硅
它的本質是 控制通電時間例如百分百 變成了百分二十

『柒』 ATX電源都有哪些電路

上樓說的對，我補充一點：
抗干擾電路：220交流電壓輸入後首先進行抗干擾處理，消去雜波；
整流濾波電路：然後進行整流、濾波，變成300V的直流電流；
待機電源電路：待機電源電路啟動後ATX電源只輸出SB+5V啟動電壓；
主電源電路：把300V電壓轉換出各種低壓；
低壓輸出電路：從分壓器輸出的交流低壓進行整流、濾波變成低壓直流（如：+12V、+5V、+3.3v等）；
過壓、過流、欠壓保護電路：為了防止因過壓、過流、欠壓造成電路損壞，輸出低壓若過壓、過流、欠壓時，保護電路動作，強行電源停止工作，以達到保護。（如M339\ML339\LA7500等IC塊）

『捌』 220V電源怎麼抗干擾

你好：
.
1，你說搭枯明的【並非電敗態源干擾】，而是大電流引發的【電壓波動】。
.
2，大電流引起的【電壓波動】很常見，主要與【線路電阻】有關。
.
3，線路導線【較細】，導線【連接電阻】較大，都是原因之一。
.
4，你【一定知告要】找有資質的【專業電工】檢查、操作，很容易【對症】處理的。

『玖』 開關電源電路抗干擾怎麼解決需要考慮哪幾個方面

抑制前級的攜槐岩輸入雜波，明運在220V輸入用共模電感

抑制輸出端的傳導可以在輸出線上加磁環

抑制整機的輻射干擾可以加屏辯御蔽殼

另外，X、Y電容，反激電源前級的RCD吸收電路等等很多都是針對EMI的措施

『拾』 電路設計中的抗干擾措施,有那些

抗干擾設計與具體電路有著密切的關系，是一個很復雜的技術問題。這里僅就ＰＣＢ抗干擾設計中的幾項最基本的措施做一些簡要說明。更詳細的方法請參閱專業書籍。 １．電源線設計 根據印製線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。尤其要注意使電源線、地線中的供電方向，與數據、信號的傳遞方向相反，即：從末級向前級推進的供電方式，這樣有助於增強抗雜訊能力。 ２．地線設計 地線既是特殊的電源線，也是信號線。除了遵循電源線設計的一般原則外，還要做到： ①不同的信號對地線的結構有不同的要求。數字地與模擬地分開，若線路板上既有邏輯電路又有線性電路，應使它們盡量分開；低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地；高頻電路宜採用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。 ②接地線應盡量加粗。若接地線太細，接地電位將隨電流的變化和信號頻率的變化而變化，使雜訊加大，嚴重時將引起自激。因此應盡量加粗接地線，使它能通過三倍於印製板上的允許電流。如有可能，接地線寬度應在２－３ｍｍ以上。 ③數字電路系統的接地線構成閉環路，能提高抗雜訊能力。 ３．退藕電容配置 ＰＣＢ設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容，以提高電源迴路的抗干擾能力。退藕電容的一般配置原則是： ①電源輸入端跨接１０－１００ｕｆ的電解電容器。如有可能，接１００ｕＦ以上的更好。 ②原則上每個集成電路晶元都應布置一個０．０１ｐＦ的瓷片電容，如遇印製板空隙不夠，可每４－８個晶元布置一個１－１０ｐＦ的鉭電容。 ③對於抗噪能力弱、關斷時電源變化大的器件，如ＲＡＭ、ＲＯＭ存儲器件，應在晶元的電源線和地線引腳之間直接接入退藕電容。 ④電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應注意以下兩點： a）在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須採用ＲＣ電路來吸收放電電流。一般Ｒ取１－２Ｋ，Ｃ取２．２－４７ＵＦ。 b）ＣＭＯＳ的輸入阻抗很高，且易受感應干擾，因此在使用時對不用使用的端子要接地或接正電源。

希望採納