或門電路接地

㈠ TTL 門電路輸入端分別接大電阻接地，小電阻接地，或空接，輸入的是什麼電平跟是什麼類型的門電路...

可參考數電中TTL集成線路輸入端負載特性。

簡要說：R>2.5K歐 輸入相當於1；R<0.7K歐輸入相當於0；R在這兩者之間，一般不允許。

TTL輸入端如果不用，也不要懸空，不接電阻為高電平，但因為是高阻，很容易被干擾成低電平，一般是通過電阻到地，使之成為低電平或加上拉電阻到電源成為可靠的高電平。

當A端接上電阻的時候，電流從+Ec，經過R1、T1的b、e，流入A端的電阻，最終到地。

當A端接上電阻越大，A端的電壓就會越高，這可以用分壓公式來解釋。

當A端外接的電阻，大到一定程度，A端的電壓，就成了高電平。

(1)或門電路接地擴展閱讀；

數字電路中，由TTL電子元器件組成電路使用的電平。電平是個電壓范圍，規定輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，雜訊容限是0.4V。

TTL電平信號對於計算機處理器控制的設備內部的數據傳輸是很理想的，首先計算機處理器控制的設備內部的數據傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平信號直接與集成電路連接而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的設備內部的數據傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。

㈡ 或門電路，如果輸入端改為低電平，就是接地信號，還好使嗎。抑或電路呢。解決加賞

1、在數字電路中，如果埠不接任何電平信號，其默認電平是高電平，這是其電路形成規則；
2、輸入端改為低電平，你說的接地信號就是低電平了，對於或門來說，低電平不能改變其輸出狀態。
3、如果另一個埠低，輸出為0，如果另一個埠為高電平或者懸空，輸出就是高電平

如果滿意，請採納！

㈢ 與非門輸入端接1，接0，接地，懸空各是什麼狀態

接1就是輸入1
接0就是輸入0
接地是輸入0
懸空是輸入1
在邏輯的輸入上沒有區別。
在實際應用中，不應使引腳懸空，應根據需要做上拉或接地處理，增強電路穩定性。
與非門是與門和非門的結合，先進行與運算，再進行非運算。與非運算輸入要求有兩個，如果輸入都用0和1表示的話，那麼與運算的結果就是這兩個數的乘積。如1和1（兩端都有信號），則輸出為0；1和0，則輸出為1；0和0，則輸出為1。與非門的結果就是對兩個輸入信號先進行與運算，再對此與運算結果進行非運算的結果。簡單說，與非與非，就是先與後非。
電工學里一種基本邏輯電路，是與門和非門的疊加，有兩個輸入和一個輸出。
CMOS電路中的邏輯門有非門、與門、與非門、或非門、或門、異或門、異或非門，施密特觸發門、緩沖器、驅動器等
與非門則是當輸入端中有1個或1個以上是低電平時，輸出為高電平；只有所有輸入是高電平時，輸出才是低電平
與非門晶元：74ls系列：74ls00、74LS20，CMOS系列：CD4011

㈣ 數字電路中的與門或門電路既然是電路,那不是應該有電源嗎,是什麼

門電路都是要接電源的，你用集成電路晶元的時候會發現所有晶元都有兩個必須的管腳：接地管腳和電源管腳。晶元中所有的門電路都要與電源管腳相連。門電路中絕大部分的電源電壓都是+5V的。電路與電路是能串聯的，比如說兩個並聯電路串聯，你把每一個並聯電路看成一個整體，那麼就相當於兩個電子器件串聯了。對於反相器來說也是一樣。

㈤ 為什麼門電路的輸入端經過電阻接地其狀態與阻值有關

ttl邏輯門輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於接高電平；
如果接在vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有一個為0，則輸出就是0，否則為1.
解釋：oc
指的是開集電極輸出，npn三極體發射極接地，從集電極輸出。顯然如果三極體開通，則集電極為0；如果不開通，集電極懸空的話，既不是1也不是0，所以往往要通過外接電阻連到vcc,
兩oc門三極體集電極連在一起，又通過電阻接到vcc,當然是只要一個開通，輸出就是0
沒有畫圖，因為上傳圖片很可能不能提交，見諒。
望採納。

㈥ 為什麼TTL門電路輸入端懸空或者通過大電阻接地時相當於高電平

懸空，相當於無窮大的電阻。 當A端接上電阻的時候，電流從+Ec，經過R1、T1的b、e，流入A端的電阻，最終到地。 當A端接上電阻越大，A端的電壓就會越高，這可以用分壓公式來解釋。 當A端外接的電阻，大到一定程度，A端的電壓，就成了高電平。 TTL輸入端如果不用，也不要懸空，不接電阻為高電平，但因為輸入端通常是高阻抗，很容易被干擾成低電平，一般是通過電阻到地，使之成為低電平或加上拉電阻到電源成為可靠的高電平

㈦ 在分立元件或門電路中,若將一個輸入端接地或接高平,對輸出有什麼影響,為什麼

分立元件和門路，圓圈裡面呢如果輸入端接高頻的話，那麼你如果在這個地方呢，插入一個語文或者是非門的話，那有可能在它的輸出端呢就正好會出現一些反的症狀。

㈧ 對於或門、或非門電路不用的輸入端都可以通過一個電阻接地，為什麼錯了

或門或非門輸入端為0時是影響輸入邏輯的，而通過一個電阻接地時，對電阻的大小是有要求的，接地時會有電流從電阻上通過，如果電阻上的電壓高到為相對高電平時，會影響邏輯正確與否，所以直接說通過一個電阻接地而沒有說明電阻大小時是錯的。

㈨ 與門電路的多餘輸出端接地時會怎麼樣

多餘輸出端一般不要懸空，否則可能出現未知問題。一般做法是上拉或是下拉。上拉就是通過一個電阻接數字電源；下拉就是通過電阻接地。所以多餘輸出端接地不會怎樣，不接地倒有可能會出問題。

㈩ 門電路多餘輸入端接地和接0，懸空和接1各有什麼區別

多餘輸入端接地和接0是一個意思，都是接的低電位；懸空和接1也是一回個意思，都是高電答位。

但是CMOS電路的輸入端是不允許懸空的，因為懸空會使電位不定，破壞正常的邏輯關系。另外，懸空時輸入阻抗高，易受外界雜訊干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。

所以「與」門，「與非」門的多餘輸入端要接高電平，「或」門和「或非」門的多餘輸入端要接低電平。若電路的工作速度不高，功耗也不需特別考慮時，則可以將多餘輸入端與使用端並聯。

(10)或門電路接地擴展閱讀

門電路應用注意事項：

對於或門及或非門的多餘輸入端，可以使其輸入低電平。具體措施是通過小於500Ω的電阻接地或直接接地。

在前級門的扇出系數有富餘時，也可以和有用輸入端並聯連接。對於與或非門，若某個與門多餘，則其輸入端應全部輸入低電平（接地或通過小於500Ω的電阻接地），或者與另外同一個門的有用端並聯連接（但不可超出前級門的扇出能力）。

若與門的部分輸入端多餘，處理方法和單個與門方法一樣。