邏輯電路微盤

『壹』 關於簡單邏輯電路

1.與門,a,b兩個輸入都為1(高電勢)時輸出為1,否則為0
2.或門,a,b兩個輸入有1個或2個為1輸出為1,都為0輸出為0
3.非門,只有一個輸入,輸入1輸出0,輸入0輸出1,也叫反向器
表示方法物理書上應該有

『貳』 什麼是邏輯電路

除了樓上所說的，補充一些：

二極體還是不能構成邏輯電路的。

簡單的邏輯電路通常是由門電路構成，也可以用三極體來製作，比如，一個NPN三極體的集電極和另一個NPN三極體的發射極連接，這就可以看作是一個簡單的與門電路，即：當兩個三極體的基極都接高電平的時候，電路導通，而只要有一個不接高電平，電路就不導通……

邏輯電路是數字電路的基礎知識，希望你多看看……

『叄』 邏輯電路的基本的邏輯電路——門電路

簡單的邏輯電路通常是由門電路構成，也可以用三極體來製作，例如，一個NPN三極體的集電極和另一個NPN三極體的發射極連接，這就可以看作是一個簡單的與門電路，即：當兩個三極體的基極都接高電平的時候，電路導通，而只要有一個不接高電平，電路就不導通。
常見的門電路如下所示：
非門：利用內部結構，使輸入的電平變成相反的電平，高電平（1）變低電平（0），低電平（0）變高電平（1）。 A B 0 1 1 0 與門：利用內部結構，使輸入兩個高電平（1），輸出高電平（1），不滿足有兩個高電平（1）則輸出低電平（0）。 A B C 0 0 0 0 1 0 1 0 0 1 1 1 或門：利用內部結構，使輸入至少一個輸入高電平（1），輸出高電平（1），不滿足有兩個低電（0）輸出高電平（1） A B C 0 0 0 0 1 1 1 0 1 1 1 1 與非門：利用內部結構，使輸入至多一個輸入高電平（1），輸出高電平（1），不滿足有兩個高電平（1）輸出高電平（1）。 A B C 0 0 1 0 1 1 1 0 1 1 1 0 或非門：利用內部結構，使輸入兩個輸入低電平（0），輸出高電平（1），不滿足有至少一個高電平（1）輸出高電平（1）。 A B C 0 0 1 0 1 0 1 0 0 1 1 0 異或門：當輸入端同時處於低電平（0）或高電平（1）時，輸出端輸出低電平（0），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出高電平（1）。 A B C 0 0 0 0 1 1 1 0 1 1 1 0 同或門：當輸入端同時輸入低電平（0）或高電平（1）時，輸出端輸出高電平（1），當輸入端一個為高電平（1），另一個為低電平時（0），輸出端輸出低電平（0）。 A B C 0 0 1 0 1 0 1 0 0 1 1 1

『肆』 基本的邏輯電路是

邏輯電路按其邏復輯功能和結構特點可分制為組合邏輯電路和時序邏輯電路。
單一的與門、或門、與非門、或非門、非門等邏輯門不足以完成復雜的數字系統設計要求。組合邏輯電路是採用兩個或兩個以上基本邏輯門來實現更實用、復雜的邏輯功能。
一、組合邏輯電路的基本特點
組合邏輯電路是由與門、或門、非門、與非門、或非門等邏輯門電路組合而成的，組合邏輯電路不具有記憶功能，它的某一時刻的輸出直接由該時刻電路的輸入狀態所決定，與輸入信號作用前的電路狀態無關。
二、組合邏輯電路的分析方法
組合邏輯電路的分析方法一般按以下步驟進行：
1． 根據邏輯電路圖，由輸入到輸出逐級推導出輸出邏輯函數式。
2． 對邏輯函數式進行化簡和變換，得到最簡式。
3． 由化簡的邏輯函數式列出真值表。
4． 根據真值表分析、確定電路所完成的邏輯功能。

『伍』 邏輯電路圖

。。。。。

『陸』 二極體邏輯電路

這是一個二極體或門電路，其中任何一個連接低電位，F輸出都是低電位。一般沒有人討論其他問題。

『柒』 基本的邏輯電路有哪些

邏輯電路按其邏輯功能和結構特點可分為組合邏輯電路和時序邏輯電路。

單一的與門回、或門、與非門答、或非門、非門等邏輯門不足以完成復雜的數字系統設計要求。組合邏輯電路是採用兩個或兩個以上基本邏輯門來實現更實用、復雜的邏輯功能。

一、組合邏輯電路的基本特點

組合邏輯電路是由與門、或門、非門、與非門、或非門等邏輯門電路組合而成的，組合邏輯電路不具有記憶功能，它的某一時刻的輸出直接由該時刻電路的輸入狀態所決定，與輸入信號作用前的電路狀態無關。

二、組合邏輯電路的分析方法

組合邏輯電路的分析方法一般按以下步驟進行：

1． 根據邏輯電路圖，由輸入到輸出逐級推導出輸出邏輯函數式。

2． 對邏輯函數式進行化簡和變換，得到最簡式。

3． 由化簡的邏輯函數式列出真值表。

4． 根據真值表分析、確定電路所完成的邏輯功能。

例1 分析如圖所示電路的邏輯功能。

『捌』 邏輯電路功能分析

這是一個輸入判同電路，當A、B、C相同時，輸出為0，否則為1。

『玖』 邏輯電路((a b)' (b c是)' (c a)')'

[(a b)' (b c)' (c a)']'=(a b)+(b c)+(c a)