集成電路工藝

⑴ 集成電路工藝中什麼叫爆米花效應

潮濕敏感性元件的主題是相當麻煩但很重要的-並且經常被誤解的。由於潮濕敏感性元件使用的增加，諸如薄的密間距元件(fine-pitchdevice)和球柵陣列(BGA,ballgridarray)，使得對這個失效機制的關注也增加了。當元件暴露在迴流焊接期間升高的溫度環境下，陷於塑料的表面貼裝元件(SMD,surfacemountdevice)內部的潮濕會產生足夠的蒸汽壓力損傷或毀壞元件。常見的失效模式包括塑料從晶元或引腳框上的內部分離(脫層)、線捆接損傷、晶元損傷、和不會延伸到元件表面的內部裂紋等。在一一些極端的情況中，裂紋會延伸到元件的表面；最嚴重的情況就是元件鼓脹和爆裂(叫做「爆米花」效益)。
IPC-美國電子工業聯合會制訂和發布了IPC-M-109,潮濕敏感性元件標准和指引手冊。它包括以下七個文件：

IPC/JEDECJ-STD-020塑料集成電路(IC)SMD的潮濕/迴流敏感性分類
IPC/JEDECJ-STD-033潮濕/迴流敏感性SMD的處理、包裝、裝運和使用標准
IPC/JEDECJ-STD-035非氣密性封裝元件的聲學顯微鏡檢查方法
IPC-9501用於評估電子元件(預處理的IC元件)的印刷線路板(PWB,printedwiringboard)的裝配工藝過程的模擬方法
IPC-9502電子元件的PWB裝配焊接工藝指南
IPC-9503非IC元件的潮濕敏感性分類
IPC-9504評估非IC元件(預處理的非IC元件)的裝配工藝過程模擬方法
原來的潮濕敏感性元件的文件，IPC-SM-786,潮濕/迴流敏感性IC的檢定與處理程序，不再使用了。
IPC/JEDECJ-STD-020定義了潮濕敏感性元件，即由潮濕可透材料諸如塑料所製造的非氣密性包裝的分類程序。該程序包括暴露在迴流焊接溫度接著詳細的視覺檢查、掃描聲學顯微圖象、截面和電氣測試等。
測試結果是基於元件的體溫，因為塑料模是主要的關注。`標準的迴流溫度是220°C+5°C/-0°C，但是迴流試驗發現，當這個溫度設定為大量元件的電路板的時候，小量元件可達到235°C。如果可能出現更高的溫度，比如可能出現小量與大量元件的情況，那麼推薦用235°C的迴流溫度來作評估。可使用對流為主、紅外為主或汽相迴流設備，只要它可達到按照J-STD-020的所希望的迴流溫度曲線。
下面列出了八種潮濕分級和車間壽命(floorlife)。有關保溫時間標準的詳情，請參閱J-STD-020。

1級-小於或等於30°C/85%RH無限車間壽命
2級-小於或等於30°C/60%RH一年車間壽命
2a級-小於或等於30°C/60%RH四周車間壽命
3級-小於或等於30°C/60%RH168小時車間壽命
4級-小於或等於30°C/60%RH72小時車間壽命
5級-小於或等於30°C/60%RH48小時車間壽命
5a級-小於或等於30°C/60%RH24小時車間壽命
6級-小於或等於30°C/60%RH72小時車間壽命(對於6級，元件使用之前必須經過烘焙，並且必須在潮濕敏感注意標貼上所規定的時間限定內迴流。)
增重(weight-gain)分析(參閱J-STD-020)確定一個估計的車間壽命，而失重(weight-loss)分析確定需要用來去掉過多元件潮濕的烘焙時間。J-STD-033提供有關烘焙溫度與時間的詳細資料。
IPC/JEDECJ-STD-033提供處理、包裝、裝運和烘焙潮濕敏感性元件的推薦方法。重點是在包裝和防止潮濕吸收上面-烘焙或去濕應該是過多暴露發生之後使用的最終辦法。
乾燥包裝涉及將潮濕敏感性元件與去濕劑、濕度指示卡和潮濕敏感注意標貼一起密封在防潮袋內。標貼含有有關特定溫度與濕度范圍內的貨架壽命、包裝體的峰值溫度(220°C或235°C)、開袋之後的暴露時間、關於何時要求烘焙的詳細情況、烘焙程序、以及袋的密封日期。
1級。裝袋之前乾燥是可選的，裝袋與去濕劑是可選的、標貼是不要求的，除非元件分類到235°C的迴流溫度。
2級。裝袋之前乾燥是可選的，裝袋與去濕劑是要求的、標貼是要求的。
2a~5a級。裝袋之前乾燥是要求的，裝袋與去濕劑是要求的、標貼是要求的。
6級。裝袋之前乾燥是可選的，裝袋與去濕劑是可選的、標貼是要求的。
元件乾燥使用去濕或烘焙兩種方法之一。室溫去濕，可用於那些暴露在30°C/85%RH條件下少於8小時的元件，使用標準的乾燥包裝方法或者一個可以維持25°C±5°C、濕度低於10%RH的乾燥箱。
烘焙比許多人所了解的要更復雜一點。對基於級別和包裝厚度的乾燥前與後的包裝，有一些烘焙的推薦方法。預烘焙用於乾燥包裝的元件准備，而後烘焙用於在車間壽命過後重新恢復元件。請查閱並跟隨J-STD-033中推薦的烘焙時間/溫度。烘焙溫度可能通過氧化引腳或引起過多的金屬間增生(intermetallicgrowth)而降低引腳的可焊接性。不要將元件存儲在烘焙溫度下的爐子內。記住，高溫托盤可以在125°C之下烘焙，而低溫托盤不能高於40°C。
IPC的乾燥包裝之前的預烘焙推薦是：
包裝厚度小於或等於1.4mm：對於2a~5a級別，125°C的烘焙時間范圍8~28小時，或150°C烘焙4~14小時。
包裝厚度小於或等於2.0mm：對於2a~5a級別，125°C的烘焙時間范圍23~48小時，或150°C烘焙11~24小時。
包裝厚度小於或等於4.0mm：對於2a~5a級別，125°C的烘焙時間范圍48小時，或150°C烘焙24小時。
IPC的車間壽命過期之後的後烘焙推薦是：
包裝厚度小於或等於1.4mm：對於2a~5a級別，125°C的烘焙時間范圍4~14小時，或40°C烘焙5~9天。
包裝厚度小於或等於2.0mm：對於2a~5a級別，125°C的烘焙時間范圍18~48小時，或40°C烘焙21~68天。
包裝厚度小於或等於4.0mm：對於2a~5a級別，125°C的烘焙時間范圍48小時，或40°C烘焙67或68天。
通過了解IPC-M-109，潮濕敏感性元件標准與指引手冊，可避免有關潮濕敏感性的問題。
少一些普通工藝問題

⑵ 什麼叫集成電路工藝節點

佛 山 芯 珠 微 電 子抄 公 司 給 大 家 解 答 ： 集 成 電 路 的 工 藝 節 點 泛 指 在 集 成 電 路 加 工 過 程 中 的 「 特 征 尺 寸 」 ， 這 個 尺 寸 越 小 ， 表 示 工 藝 水 平 越 高 。

⑶ 什麼叫集成電路工藝節點

集成復電路的工藝節點（integrated circuit technique）：制
泛指在集成電路加工過程中的「特徵尺寸」，這個尺寸越小，表示工藝水平越高，常見的有90nm、65nm、45nm、32nm、22nm等等。
xxxnm意思：xxx納米是指集成電路工藝光刻所能達到的最小線條寬度 ，一般指半導體器件的最小尺寸，如MOS管溝道長度。現在主流集成電路工藝是CMOS工藝。

⑷ 集成電路工藝的單片工藝

單片集成電路工藝
利用研磨、拋光、氧化、擴散、光刻、外延生長、蒸發等一整套專平面工藝技術屬，在一小塊硅單晶片上同時製造晶體管、二極體、電阻和電容等元件，並且採用一定的隔離技術使各元件在電性能上互相隔離。然後在矽片表面蒸發鋁層並用光刻技術刻蝕成互連圖形，使元件按需要互連成完整電路，製成半導體單片集成電路。隨著單片集成電路從小、中規模發展到大規模、超大規模集成電路，平面工藝技術也隨之得到發展。例如，擴散摻雜改用離子注入摻雜工藝；紫外光常規光刻發展到一整套微細加工技術，如採用電子束曝光製版、等離子刻蝕、反應離子銑等；外延生長又採用超高真空分子束外延技術；採用化學汽相淀積工藝製造多晶硅、二氧化硅和表面鈍化薄膜；互連細線除採用鋁或金以外，還採用了化學汽相淀積重摻雜多晶硅薄膜和貴金屬硅化物薄膜，以及多層互連結構等工藝。

⑸ 集成電路工藝主要分為哪幾類

集成電路工藝主要分為半導體集成電路、膜集成電路和混合集成電路3類。

半導體集成電路是採用半導體工藝技術，在硅基片上製作包括電阻、電容、三極體、二極體等元器件的集成電路；膜集成電路是在玻璃或陶瓷片等絕緣物體上，以「膜」的形式製作電阻、電容等無源元件的集成電路。

無源元件的數值范圍可以做得很寬，精度可以做得很高。技術水平尚無法用「膜」的形式製作晶體二極體、三極體等有源器件，因而膜集成電路的應用范圍受到很大的限制。在實際應用中，多半是在無源膜電路上外加半導體集成電路或分立元件的二極體、三極體等有源器件，使之構成一個整體，這就是混合集成電路。

根據膜的厚薄不同，膜集成電路又分為厚膜集成電路（膜厚為1～10μm）和薄膜集成電路（膜厚為1μm以下）兩種。在家電維修和一般性電子製作過程中遇到的主要是半導體集成電路、厚膜電路及少量的混合集成電路。

(5)集成電路工藝擴展閱讀：

1、按用途分類

集成電路按用途可分為電視機用集成電路、音響用集成電路、影碟機用集成電路、錄像機用集成電路、電腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言集成電路、報警器用集成電路及各種專用集成電路。

2、按應用領域分類

集成電路按應用領域可分為標准通用集成電路和專用集成電路。

3、按外形分類

集成電路按外形可分為圓形（金屬外殼晶體管封裝型，一般適合用於大功率）、扁平型（穩定性好，體積小）和雙列直插型。

⑹ 集成電路工藝的工藝發展

單片集成電路除向更高集成度發展外，也正在向著大功率、線性、高頻電路和回模擬電路方面發展答。不過,在微波集成電路、較大功率集成電路方面，薄膜、厚膜混合集成電路還具有優越性。在具體的選用上，往往將各類單片集成電路和厚膜、薄膜集成工藝結合在一起，特別如精密電阻網路和阻容網路基片粘貼於由厚膜電阻和導帶組裝成的基片上，裝成一個復雜的完整的電路。必要時甚至可配接上個別超小型元件，組成部件或整機。

⑺ 集成電路工藝發展水平的最重要的指標是哪一個目前最高達到什麼水平

目前國際上抄最新工藝為7nm，我國已普襲及28nm，正在嘗試進軍14nm。
中國大陸集成電路製程工藝之所以落後於國際先進水平，除了技術基礎薄弱的歷史原因之外，主要是受到先進光刻機對華禁售禁運的影響。
不過，隨著大陸光刻技術的進步，國際技術封鎖正在逐漸被打破。相信不久的未來，大陸自主集成電路製造水平趕上甚至超越國際水平會成為現實。

⑻ 什麼是28nm集成電路工藝

28nm集成電路工藝：它指的是晶體管門電路的尺寸，現階段主要以納米（nm）為單位，製造工藝的提高，意味著顯示晶元的體積將更小、集成度更高，可以容納更多的晶體管和中央處理器一樣，顯示卡的核心晶元，也是在硅晶片上製成的。

CPU製作工藝指的是在生產CPU過程中，現在其生產的精度以納米來表示，精度越高，生產工藝越先進。在同樣的材料中可以容納更多的電子元件，連接線也越細，有利於提高CPU的集成度。

(8)集成電路工藝擴展閱讀：

製造工藝詳解：

1、硅提純

生產CPU與GPU等晶元的材料是半導體，現階段主要的材料是硅Si，這是一種非金屬元素，從化學的角度來看，由於它處於元素周期表中金屬元素區與非金屬元素區的交界處，所以具有半導體的性質，適合於製造各種微小的晶體管，是目前最適宜於製造現代大規模集成電路的材料之一。

在硅提純的過程中，原材料硅將被熔化，並放進一個巨大的石英熔爐。這時向熔爐里放入一顆晶種，以便硅晶體圍著這顆晶種生長，直到形成一個幾近完美的單晶硅。以往的硅錠的直徑大都是200毫米，而CPU或GPU廠商正在增加300毫米晶圓的生產。

2、切割晶圓

硅錠造出來了，並被整型成一個完美的圓柱體，接下來將被切割成片狀，稱為晶圓。晶圓才被真正用於CPU與GPU的製造。所謂的「切割晶圓」也就是用機器從單晶硅棒上切割下一片事先確定規格的硅晶片，並將其劃分成多個細小的區域，每個區域都將成為一個處理器的內核。

3、影印

在經過熱處理得到的硅氧化物層上面塗敷一種光阻物質，紫外線通過印製著處理器復雜電路結構圖樣的模板照射硅基片，被紫外線照射的地方光阻物質溶解。而為了避免讓不需要被曝光的區域不受到光的干擾，必須製作遮罩來遮蔽這些區域。

4、蝕刻

這是CPU與GPU生產過程中重要操作，也是處理器工業中的重頭技術。蝕刻技術把對光的應用推向了極限。蝕刻使用的是波長很短的紫外光並配合很大的鏡頭。短波長的光將透過這些石英遮罩的孔照在光敏抗蝕膜上，使之曝光。

然後，曝光的硅將被原子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區域的導電狀態，以製造出N井或P井，結合上面製造的基片，處理器的門電路就完成了。

⑼ 集成電路工藝的工藝特點

單片集成電路來和薄膜與厚源膜集成電路這三種工藝方式各有特點，可以互相補充。通用電路和標准電路的數量大，可採用單片集成電路。需要量少的或是非標准電路，一般選用混合工藝方式，也就是採用標准化的單片集成電路，加上有源和無源元件的混合集成電路。厚膜、薄膜集成電路在某些應用中是互相交叉的。厚膜工藝所用工藝設備比較簡易，電路設計靈活，生產周期短，散熱良好，所以在高壓、大功率和無源元件公差要求不太苛刻的電路中使用較為廣泛。另外，由於厚膜電路在工藝製造上容易實現多層布線，在超出單片集成電路能力所及的較復雜的應用方面，可將大規模集成電路晶元組裝成超大規模集成電路，也可將單功能或多功能單片集成電路晶元組裝成多功能的部件甚至小的整機。

⑽ 集成電路工藝的薄膜工藝

薄膜集成電路工藝
整個電路的晶體管、二極體、電阻、電容和電感等元件及其間的互連線回,全部用厚度答在1微米以下的金屬、半導體、金屬氧化物、多種金屬混合相、合金或絕緣介質薄膜，並通過真空蒸發工藝、濺射工藝和電鍍等工藝重疊構成。用這種工藝製成的集成電路稱薄膜集成電路。
薄膜集成電路中的晶體管採用薄膜工藝製作, 它的材料結構有兩種形式：①薄膜場效應硫化鎘和硒化鎘晶體管，還可採用碲、銦、砷、氧化鎳等材料製作晶體管；②薄膜熱電子放大器。薄膜晶體管的可靠性差，無法與硅平面工藝製作的晶體管相比，因而完全由薄膜構成的電路尚無普遍的實用價值。
實際應用的薄膜集成電路均採用混合工藝，也就是用薄膜技術在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無源元件和電路元件間的互連線，再將集成電路、晶體管、二極體等有源器件的晶元和不便用薄膜工藝製作的功率電阻、大電容值的電容器、電感等元件用熱壓焊接、超聲焊接、梁式引線或凸點倒裝焊接等方式組裝成一塊完整電路。