采樣保持電路

Ⅰ 如何理解圖示采樣保持電路的工作原理

根據虛斷，「T截止的時候，控制信號Vl經過電阻Ri和Rf向電容Ch充電吧」這句話站版不住腳，沒有電流通路，權難道流進反相端？大家都知道照明一盞燈火線聯通、關斷地線也是不能點亮的。
假定已經流過來一點點充電電流，因為虛斷，電荷積累在反相端，電壓就會抬高，立即把輸出電壓拉低，把Rf送來的電流吃光，並把剛才C充上去的電壓放掉，以保證反相端電壓拉回到「虛地」狀態。

Ⅱ 在A／D轉換過程中，采樣保持電路有什麼作用在什麼情況下可以不使用采樣保持電路

A/D轉換，顧名思義要從模擬信號輸入端採集信號（通常為電流），所以要加一個採集電版阻，將電權流信號轉換成電壓信號，送到單片機或者A/D轉換晶元的輸入口（這兩個器件只識別到電壓信號）；至於保持電路就是跟A/D轉換晶元或者單片機的轉換採集頻率有關（它們轉換也需要時間），采樣信號的頻率越高，留給它們數字化處理的時間越短，所以保持電路的作用是將採集回來的信號保持一定時間直到轉換器轉換完成為止..................
第二個問題答案是：在模擬輸入端採集回來的是電壓值的話就可以不用采樣電路了，不過保持電路還是要，另外如果採集回來的電壓值是mV級的，就要另外加放大電路（通常是升壓穩壓電路或者是三極體放大電路），最後送到單片機端或者是AD端

Ⅲ 采樣保持電路的原理

采樣保持電路能夠跟蹤或者保持輸入模擬信號的電平值。在理想狀況下，當回處於采樣狀態時答，采樣保持電路的輸出信號跟隨輸入信號變化而變化；當處於保持狀態時，采樣保持電路的輸出信號保持為接到保持命令的瞬間的輸入信號電平值。當電路處於采樣狀態時開關導通，這時電容充電，如果電容值很小，電容可以在很短的時間內完成充放電，這時，輸出端輸出信號跟隨輸入信號的變化而變化；當電路處於保持狀態時開關斷開，這是由於開關斷開，以及集成運放的輸入端呈高阻狀態，電容放電緩慢，由於電容一端接由集成運放構成的信號跟隨電路，所以輸出信號基本保持為斷開瞬間的信號電平值。
采樣保持電路基本模型

Ⅳ 采樣保持電路的技術指標

采樣保持電路有采樣和保持兩種工作狀態，這兩種工作狀態對於電路的性能，整個A/D轉換部分性能都有很大的影響。在這兩種不同的模式下，電路的特點也有一定的差別，下面根據采樣保持電路兩種不同的工作狀態來分析其主要技術指標。
1）采樣狀態下的主要技術指標
偏移電壓，是指在采樣模式下，當輸入端電壓為零時，輸出端的輸出電壓值。為了保證A/D轉化晶元能夠准確地采樣，偏移電壓的值應當滿足式(1)
-最大變化頻率，是指在采樣模式下，輸出電壓最高的變化頻率。這個頻率值受到保持電容容值大小的影響，對系統的工作頻率有一定的限製作用。
2）保持狀態下的主要技術指標
降壓速率，是指在保持模式下，輸出端的輸出電壓值隨輸入時間變化的速率。降壓速率滿足式(2)
-饋通衰減量，是指在保持模式下，輸入信號的電壓值到經過采樣保持電路後，在輸出端輸出時的減少量。為了使A/D晶元能夠准確地采樣出信號，饋通衰減量小於A/D晶元的最低有效位LSB的1/2。
3）狀態轉換時的主要技術指標
采樣時間，是指當電路由保持狀態切換為采樣狀態時，獲取輸入信號電壓值所需的最大時間。 孔徑延時，是指當電路由采樣狀態變為保持狀態時，電容由充電開始，到電壓穩定所經歷的時間。孔徑延遲是一個十分重要的技術指標，其直接影響著采樣的速率和精確度。
4） 影響采樣保持電路性能的主要因素
一個簡化的采樣保持電路模型如圖所示
簡化的采樣保持電路模型
由簡化了的采樣電路模型可以看出，一個采樣保持電路由輸入、輸出埠，切換開關以及保持電容等幾個部分組成。因此，對其性能的影響也主要體現在以下幾個方面： 首先，保持電容的容值。采樣保持電路的保持電容值要根據實際應用綜合考慮。如果容值較小，那麼采樣過程中電容的充電時間就較短，就能夠較好地跟蹤變化頻率較高的信號，對前面提到的采樣狀態下的主要技術指標最大變化頻率有很好的提高。但是，較小的容值會使電路在保持狀態時放電較快，使得保持狀態下的降壓速率加大，從而影響系統的采樣精度。因此，在實際的設計過程中，要結合系統要求，對保持電容的容值進行模擬優化，達到最佳效果。 輸入輸出端電阻值。輸入輸出端電阻值對電路性能的影響和保持電容的容值的影響一樣，都是基於對電路充放電時間的長短來考慮的。一般情況下，我們希望輸入端電阻值越小越好，這樣在采樣狀態下，電容能夠較快速地充電；我們也希望輸出端所接電阻值越大越好，這樣開關斷開電路進入保持狀態使系統放電較慢，進而降壓速率降低，提高系統采樣精度。 采樣保持狀態切換開關。切換開關的性能也對整個電路有著十分重要的影響。切換開關的導通和關斷速度直接影響著采樣保持電路的精度。如果開關的切換速度較慢，電路就不能在所需的時間切換到采樣或者保持狀態，進而無法滿足系統對所接收的信號進行取樣的要求，使采樣到的信號失真。另外，切換開關本身也有孔徑延時，孔徑抖動的問題，這些都對電路性能有一定的影響。 結合上述分析，在設計采樣保持電路時，一般在輸出端接一個由集成運放構成的信號跟隨器。由於運放的輸入電阻一般較高，這樣電容放電時間較短。在電容的輸入端，也可以接集成運放，利用其輸出電阻較小的特性，加快充電時間。在切換開關的選取上，盡量選擇切換時間短，孔徑延遲和孔徑抖動都比較小的開關，這樣才能保證采樣保持電容的性能指標，進而提升系統的采樣准確度。對於保持電容的選取，要利用模擬設計軟體，對多種容值進行分析設計，達到采樣和保持時性能的折中點，滿足系統的設計要求。

Ⅳ 有關51單片機AD轉換介面中，采樣、保持電路的作用是什麼省略該電路的前提條件是什麼

呵呵復 還是俺來幫你吧
1 采樣制、保持電路的作用：快速采樣然後保持該采樣值在AD轉換的時間內不變，快速采樣可以得到理想的（能反映原模擬信號特徵）的采樣信號；保持該采樣值不變，可以保證AD轉換的精度，消除轉換誤差。
2 省略該電路的前提條件是： 該模擬信號變化的速度要很慢，而AD轉換器速度要高速的 才可以 ，即滿足香濃定理， AD轉化器的工作頻率要遠遠大於模擬信號的最高頻率。

呵呵 滿意就選滿意回答哦

Ⅵ 為什麼A/D轉換前需要采樣保持電路，它的基本原理是什麼

因為被取復樣的信號是制動態，隨時改變的，而A/D轉換需要時間，在這個轉換的過程中，信號是變化的，為了彌補A/D轉換的時間差，所以需要采樣保持。如果A/D轉換很快，比信號本身的變化快10倍或者更高，則無需保持電路。

Ⅶ lf398采樣保持電路，求高手！！

LF398控制端信號與TTL、COMS兼容，即TTL或COMS邏輯電平都可以驅動LF398，那麼，控制信號電平范圍就是0~5V，低電平≤回0.8V，高電平≥2.7V。
LF398輸入電答流最大是10uA，74LS系列TTL輸出高電平電流最大是400uA，可以驅動16個LF398。TTL輸出接一個5K上拉電阻到+5V，CMOS驅動就不要接上拉電阻。穩妥起見，也可以把LF398分為3組驅動。

Ⅷ 為什麼A/D轉換前需要采樣保持電路，它的基本原理是什麼

因為被取樣的信號是動態，隨時改變的，而A/D轉換需要時間，在這個轉換的過程中，專信號是變化的，屬為了彌補A/D轉換的時間差，所以需要采樣保持。如果A/D轉換很快，比信號本身的變化快10倍或者更高，則無需保持電路。

Ⅸ 采樣保持電路的具體原理，那個外接電容一般是多大的值，還有那個開關怎麼利用電壓來控制

呵呵

保持電路，就是讓采樣期間的數據保持不變，原理就是用電容器來維持電壓基本保持在采樣起始點的電壓值。
所以外界電容器的容量大小，取決於你的采樣頻率。采樣頻率高，電容相應要小，反之亦凡。
至於具體電路，要根據要求來說了。你說的輸入輸出，常規就是用運放。

要真正搞清楚，還是看教材吧，那可是圖文並茂的，這里，只能說個皮毛，指個方向而已。

Ⅹ 在A/D 轉換過程中，采樣保持電路有什麼作用在什麼情況下可以不使用采樣保持電路

從啟動信號轉換到轉換結束的數字輸出，經過一定時間，而模擬量轉換期間，要回求模答擬量信號保持不變，所以必須用采樣保持器。 該電路具有兩個功能：采樣跟蹤輸入信號；保持暫停跟蹤輸入信號，保持已採集的輸入信號，確保在A/D轉換期間保持輸入信號不變。