位同步电路

A. 位同步系统的性能指标是什么

位同步系统的性能指标是同步建立时间、同步保持时间、同步带宽、相位误差。位同步系旅漏统和提拆链烂取载波的电路、唤举接收端输入信号质量及噪声性质有关，性能指标是同步建立时间、同步保持时间、同步带宽、相位误差。

B. 试用4位同步二进制计数器74LS161组成十二进制计数器电路，标出输入、输出端。可以附加必要的门电路。

12进制就是枝并0000~1011，电路图如下猛梁迹渣穗

C. 同步电路是什么意思

什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用异步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。

异步电路重要是组合逻辑电路，用于产生天址译码器、FIFO或RAM的读写节制信号脉冲，但它同时也用在时序电路中，彼时它出有统一的时钟，状态变化的时辰是不稳定的，通常输入信号只在电路处于波动状态时才发作变化。也就是说一个时辰容许一个输入产生变化，以防止输入信号之间形成的竞让冒险。电路的稳定需求有可靠的建立时间和持时间，待上面引见。

同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路形成的电路，其一切操作都是在严厉的时钟掌握下完成的。这些时序电路同享统一个时钟CLK，而一切的状态变化都是在时钟的上升沿(或降落沿)完成的。比如D触发器，当上升延到来时，寄存器把D端的电平传到Q输出端。

D. 非同步模拟信号与同步模拟信号的区别 什么是帧同步什么是位同步

同步模拟信号就是在非同步模拟信号的基础上加入同步信号得到的,区别就是一个有同步信号一个没有.

讲帧同步你先要知道电视机扫描图象的原理,因为电视是用一个点横向扫描得出图象行信号,再逐行向下扫描得出帧信号(就是一幅图象的信号).但是在图象扫描过程中摄象机和电视间存在时间上的差异,也就是说当我们先打开摄象机再打开电视机,摄象机已经开始扫描链知嫌,电视机后来才开始扫描,如果没有帧同步信号,摄象机整幅图象都已经扫描完了,电视机扫描点还在屏幕左上角,图象就会在屏幕上下翻滚,如果有帧同步信号,摄象机扫描点在左上角，电视机扫描点就应该在屏幕左上角,摄象机扫描点在右下角,电视机扫描点就应该在屏幕又下角,无论什么时候摄象机扫描点和电视机扫描点都应该是同步的在某个方位,这样图象就能稳定显示出来.
位同步是数字信号的同步,但是他和电视机的行同步是差不多的,和帧同步信号一样是用来控制接收机扫描点位置的.摄象机扫描点在第一猛银行的左边接收机扫描点就就应该在屏幕第一行左边.行不同步整幅图象都是混乱的,帧不同步行同步的话图象能显示出来,但是这个图象是上下跳动翻滚的.

你这里的帧同步,位同步都是说数字信号的发射机和接收机的数码串同步和每位数码的同步,比如说数字串 ,100100111,110101110, 这里的逗号就是相当于帧同步信号,逗号和逗号中间这串数码就相当于帧数字串,当发射机发出第一个同步信号时,接收机就应该准备开始接受第一帧数字串,当发射机发出第二个帧同步信号时,接收机就应接收完第一帧数字串准备开始接收第二帧数字串.
位同步当然就是发射机发送数字 1 接受机就应该接收 1 ,发射机发送数字 0 接受机就应该接收 0.
原理和上面说的电视机扫描同步是一样的.但棚手是两样东西的电路是不一样的.

E. 设计一个时序逻辑电路4位同步（异步）计数器,选择其中一个用VHDL完成设计

1.编辑输入VHDL程序并设为当前工程文件

设：clr为系统时钟，clr为异步伍毕清零控制端，load为同步置数控制端，date为同步置数数据输入端口，count为计数器输出端口

实体名为：add4b.VHD

2.编译设计文蚂滚件并予仿真验证

VHDL程序：

LIBRARYieee;

USEieee.std_logic_1164.all;

USEieee.std_logic_unsigned.all;

ENTITYadd4bIS

PORT(

date:INSTD_LOGIC_VECTOR(3DOWNTO0);

load:INSTD_LOGIC;

clr:INSTD_LOGIC;

clk:INSTD_LOGIC;

count:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0)

);

ENDENTITYadd4b;

ARCHITECTUREupcountOFadd4bIS

BEGIN

upcount:PROCESS(clk,clr)

BEGIN

IFclr='1'THENcount<=x"0";

ELSIFrising_edge(clk)THEN

IFload='1'THENcount<=date;

ELSEcount<=闷橘余count+1;

ENDIF;

ENDIF;

ENDPROCESSupcount;

ENDupcount;

3.波形仿真

F. 同步电路是什么意思，什么叫同步电路。麻烦说详细一点，谢谢大家

同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的谈枝上升沿(或下降沿)完森侍漏成的。比如D触发器，当上升延到来时，寄存器把D端的电平传到Q输此烂出端。

G. 试用4位同步二进制加法计数器74161采用置数法构成十进制计数器

使用置数法实现74161的十进制计数：

当74161计数到Q3Q2Q1Q0=1001时，使LD' =0，为置数创造了条件。

当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。

电迟链路如图所示，在连续计数脉冲的作用下，计数器开始从0000、0001、......1000、1001循环计数

（8421码十进制计数器）。

性能特点：

1、可以直接清零（不需要CP脉冲配合），又称“强迫置0”；

2、数据可以并行预置，但需要CP上升沿配合；

3、可进行二进制同步计数；

4、具有进位输出信号，可以串接计数使用；

5、内部采用JK触发器单元计数。

反馈预置数法的定义：

1、反馈预置数法是用译码电码轮孙路(门电路)检测计数器的状态，当计数器到达被检测的状态时，译码

电路输出低电平或高电平)，把译码电路的输出反馈到M SI计数器的预置数端，使预置数端出现有

效电平。

2、利用预置数端的异步/同步桐铅预置功能，将数据输入端所加的预置数装入计数器，从而实现预定

模数的计数。