电路bg9

❶ 74ls374功能是什么

74ls374为具有三态输出的八 D 边沿触发器，共有 54/74S374 和 54/74LS374 两种线路结构型式，其主要电器特性的典型值如下（不同厂家具体值有差别）：型号 fm PD。

54S374/74S374 100MHz 450mW

54LS374/74LS374 50MHz 135mW

374 的输出端 O0~O7 可直接与总线相连。当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当时钟端 CP 脉冲上升沿的作用下，O 随数据 D 而变。由于 CP 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。

电路工作原理 电路供电电源为12V ，再由IC1（7805）稳压输出5V电源供给IC2（74LS374）作为工作电压。IC2和外围相关元件组成八路互锁开关电路，现由继电器J1～J8组成开关执行器件。IC2的各引脚功能已在图中标注。

①脚EN为使能端，低电平有效，所以这里把①脚直接接地。D1～D8为触发端，CP为时钟端，Q1～Q8为输出端等。

当依次按动按钮开关AN1～AN8时，对应的各触发端D1～D8和CP端分别处于高电平，此时输出端Q1～Q8也依次输出高电平，该高电平通过对应的晶体管使继电器依次工作。不仅如此，各开关的工作还可任意选择。该电路要完成上述正确的逻辑功能，还需设两种辅助电路：

1、开机延时电路：由R9、C2、BG9管和继电器J9等组成，延时电路的时间由R9与C2值决定。当12V电源加到电路时，IC1首先工作，将5V电源加到IC2上，让IC2稳定工作。

之后通过延时电路使继电器J9工作，其触点J9-0闭合，再把12V电源加到IC2的输出级上。其作用是当开机电源冲击电路时，可避开IC2输出端因变成高电平而导致所有继电器的吸合。

2、开机清零电路：由电容器C3和R19组成微分电路。当开机延时电路工作时，继电器J9工作，其触点J9-0闭合，由微分电路对电源电压微分产生一正脉冲加到CP端，达到开机清零，使各执行继电器处于开释状态，等待触发。

❷ 请教有关模电的计算稳压电路lm317第二问最低输入电压

LM317生产商规格书上建议R1用240欧，可调输出R2是一个电位器，定值电压输出就用Vo=1.25(1+R1/R2)计算。

输入电压Vi对定值输出电压Vo可以参考规格书上的图表如下，

从图8可以看到Vi-Vo最理想约5-10v而不影响输出电流，如果要求7v定值输出那输入电压就应该约12-17v。

❸ 电机驱动的原型是什么意思

电机驱动电路的作用：

电机驱动电路的作用指通过控制电机的旋转角度和运转速度，以此来实现对占空比的控制，来达到对电机怠速控制的方式。

电机驱动电路原理图及电路控制方案：

电机驱动电路既可通过继电器或功率晶体管驱动，也可利用可控硅或功率型MOS场效应管驱动。为了适应不同的控制要求(如电机的工作电流、电压，电机的调速，直流电机的正反转控制等)，下面介绍几种电机驱动电路，以满足以上要求：图1电路利用了达林顿晶体管扩大电机驱动电流，图示电路将BG1的5A扩流到达林顿复合管的30A，输入端可用低功率逻辑电平控制。上述电路采用的驱动方式属传统的单臂驱动，它只能使电机单向运转，双臂桥式推挽驱动可使控制更为灵活。图2为一款单端逻辑输入控制的桥式驱动电路，它控制电机正反转工作，这个电路的另一个特点是控制供电与电机驱动供电可以分开，因此它较好地适应了电机的电压要求。图3也为单端正负电平驱动桥式电路，它采用双组直流电源供电，该电路实际是两个反相单臂驱动电路的组合。图3也能控制电机的正反转。图4电路以达林顿管为基础驱动电机的正反转，它由完全对称的两部分组成。当A、B两输入端之一为髙电平，另一端为低电平时，电机正转或反转;当两输入端同为高或低电平时，电机停转;如采用脉宽调制，则可控制电机的转速，因此图4具有四种组合输入状态，电机却可以产生五种运行状态。这里箝位二极管D1、D2的加入具有重要的作用，它使达林顿管BG2,BG3不会产生失控，这在大功率下运转时更显安全。本电路的另一特点是输入控制逻辑电平的高低与电机的直流工 作电压无关，用TTL标准电平就能可靠地控制。与图4相比，图5的桥式驱动电路更为有趣，其一它是以低电平触发电机运转;其二控制端A、B具有触发锁定功能;其三具有多种保护，如D1、D2的触发锁定，D3—D6的功率管集电极保护等。因此本电路只有三种输入状态有效，电机仍有五种工作状态。D1 ,D2的作用是：若A为低电平时，BG1、BG2、BG5导通，BG2集电极的髙电平将通过D2封锁B端的输入，保证BG6截止，若本电路采用TTL电路触发，必须选用集电极开路门电路。因电机对供电稳定的要求并不高，图6的驱动电路不失为一种交流供电方案，交流电经全桥整流后，驱动并联使用的MOS场效应管Q1、Q2，R3、C1起滤波作用;续流二极管D用以防止高电压对Q1、Q2的破坏。图7利用可控硅的整流特性驱动直流电机，本电路仅适用于小功率电机调速，R2，C3的滤波网络可以吸收电机的反电动势保护SCR，C2与L组成的滤波器，能抑制电网干扰。用集成电路驱动电机的情况也较多，和一般的三端稳压器直接驱动不同，图8电路使电机可以获得从0V至7V的驱动电压，因而具有低压调速性能，IC1为 正输出的固定稳压器，IC2为可调负输出的四端稳压器，调节R1可以使电机获得零电压，由于IC2的散热片内部与输入端相连，因此IC1, IC2可用公共散热器，以适应低压工作。图9采用功率型运放驱动电机，属桥式驱动电路，控制信号从R1，R2，RP1, RP2组成的惠斯登电桥臂上得到，若RP2用于信号的检测，电机对RP1进行反馈跟踪调节，则可实现误差比例控制，这里LM378可提供最大达1A的驱动电流，本电路在伺服系统中具有广泛的应用。

❹ 稳压二级管在电路中的作用

稳压二极管(又叫齐纳二极管)它的电路符号是:此二极管是一种直到临界反向击穿电压前都具有很高电阻的半导体器件.在这临界击穿点上,反向电阻降低到一个很少的数值,在这个低阻区中电流增加而电压则保持恒定,稳压二极管是根据击穿电压来分档的,因为这种特性,稳压管主要被作为稳压器或电压基准元件使用.其伏安特性见图1,稳压二极管可以串联起来以便在较高的电压上使用,通过串联就可获得更多的稳定电压.
稳压管的应用:
1、浪涌保护电路(如图2):稳压管在准确的电压下击穿,这就使得它可作为限制或保护之元件来使用,因为各种电压的稳压二极管都可以得到,故对于这种应用特别适宜.图中的稳压二极管D是作为过压保护器件.只要电源电压VS超过二极管的稳压值D就导通,使继电器J吸合负载RL就与电源分开.

2、电视机里的过压保护电路(如图3):EC是电视机主供电压,当EC电压过高时,D导通,三极管BG导通,其集电极电位将由原来的高电平(5V)变为低电平,通过待机控制线的控制使电视机进入待机保护状态.

3、电弧抑制电路如图4:在电感线圈上并联接入一只合适的稳压二极管(也可接入一只普通二极管原理一样)的话,当线圈在导通状态切断时,由于其电磁能释放所产生的高压就被二极管所吸收,所以当开关断开时,开关的电弧也就被消除了.这个应用电路在工业上用得比较多,如一些较大功率的电磁吸控制电路就用到它.

4、串联型稳压电路(如图5):在此电路中,串联稳压管BG的基极被稳压二极管D钳定在13V,那么其发射极就输出恒定的12V电压了.这个电路在很多场合下都有应用

❺ 双向二极管起什么作用

双向二极管的应用；常用来触发双向晶闸管，还可构成过压保护等电路，双向触发二极管的构造，符号及等效电路。

经常在功率较大的放大电路，功率管的基极b与发射极e即发射结并联两个反向的二极管，这是通过对发射结输入电流的分流作用而起保护作用，两个二极管反向串联后对与之并联的电路可起过压保护作用，当电路过压时，二极管首先击穿短路。

双向过压保护，这种双向tvs，双向过压保护电路一般用于电子电路，与被保护的PN结并联，保护该PN免遭反向过电压的危害，作用是过压保护，静电保护，电压钳位，阻尼作用。

如果是两个稳压二极管反向串联，正、反方向电压到达稳压值时，电压被钳位，如果是两个稳压二极管反向串联，正，反方向电压到达稳压值时，电流剧增，电动力增大，起阻尼作用。

(5)电路bg9扩展阅读

瞬态电压抑制器简称TVS，是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。

将TVS二极管加在信号及电源线上，能防止微处理器或单片机因瞬间的肪冲，如静电放电效应、交流电源之浪涌及开关电源的噪音所导致的失灵。静电放电效应能释放超过10000V、60A以上的脉冲，并能持续10ms，利用TVS二极管，可有效吸收会造成器件损坏的脉冲。

将TVS二极管放置在信号线及接地间，能避免数据及控制总线受到不必要的噪音影响。开关电源中的开关管一般是mos管，由于mos管的G极对静电或过压非常敏感，所以为了保护它免遭损坏才加双向TVS给与保护，一般三极管开关并不害怕静电，很少有这个保护。

参考资料网络--双向触发二极管

❻ 8mo9bg汽车仪表电路板上一只三极管

根据待测电容器的耐压，找一个比他稍高直流电源，然后串联一只大电阻，和一个电流表，就可以了。
根据待测电容的容量和品种不一，电阻值和电流表量程的选择也不同，以测25V1000μF电解电容为例，可以用50V直流电源，串联50K电阻和1MA电流表。

❼ 请教师傅们解释一下下面的这个电路图片，

启动时，闭合QS，按下SB2，接触器线圈KM得电，接触器主触头闭合，松开SB2后，由于接触器常开辅助触头闭合，接触器线圈依旧得电，三相电机得电转动。
停止时，按下SB1，接触器线圈掉电，接触器主触头断开，电动机断电，与此同时接触器常开辅助触头断开。
当电动机相电流过大时，热继电器的热元件发热，热继电器的常闭触头断开，接触器线圈掉电，接触器主触头断开，与此同时接触器常开辅助触头断开，电动机断电。

❽ 无线遥控开关 插座 怎样调试 各关键点参数是怎样的 这个电路图具体讲解 具体点

你可以把每个三级管与其外围电路看成一个与非门，把他简化就好看多了，具体电压我相信没有多少人去测静态电压的，都是一个节点一个节点试动态电压的

❾ 谁能发个电脑主板的电路或讲解下电脑电路

一、电脑板的组成简介
游戏电脑板（或称节目板）尽管种类繁多，但其内部都是由中央处理器、图像处理器ppu、声音处理单元、i／o接口电路、程序、数据、存贮器ram／rom等部分组成。电脑板其实就是一种特殊用途的计算机。
中央处理器cpu在通电后清零复位就开始工格，它首先从只读存贮器rom中读出电脑板的特定程序，并按已因化的程序逐个调出其部分内容。此步在计算机中构成硬盘中内存的菜单显示，供使用者了解内存的资料菜单，还通过总线将数据和地址码送往ppu和声道处理单无，将数据码和地址码变成相关的图像信号和伴音信号。当操纵面板指令输入，通过i／o接品向cpu发出指令，使其按每个指令通过总线支持ram，ppu等系统，调出相关的图像和声音信息。
cpu的处理信息能力与电脑板内存贮单元的容量是相等配置的。存贮器存贮的内容多少与贮单元多少计算的。通常，称一个存贮单元存贮的内容为一个“字”，而一个包涵的二进制的位数称为“字长”。很明显，字长越多，其信息的精度越高，对游戏机来说图像的象素也越多，看起来越清晰。一般机型8位和16位，但光碟机的内存已达32位以上。
一个存贮器由千万贮单元组成。存贮单元的多少表示存贮的容量，通常以k单位（1k为210，即1024个存贮单元）。一般存贮器有128k、256k，但有的为4m以上（1m＝1000k）。对1m的存贮器来说，它具有1000＊1024个存贮单元。存贮器的指挥者中央处理器cpu与存贮器的配置相适应，有8位和16位之分。
二、街机常用cpu的简介为了组成不同的节目板，使用不同容量的存贮器和中央处理器。随着处理信息量的不同，大型游戏机有的使用一只cpu，有的使用两只cpu。单cpu电脑板，常用z80a、6502、8080等8位cpu。双cpu电脑板，常用8位的z80和16位的mc68000组成。
1．z80型cpu的各脚功能
z80的内部由以下部分组成：
其1－5脚为a11－a15地址总线，30－40脚为a0－a10地址总线。这16只构成三态输出16位地址总线。
第14、15、12、8、7、9、10、13依顺序构成d0－d7三态输入／输出数据总线。
第6时钟脉冲输入端（clk）。输入周期t为25us（即频率为4hmz）的时钟脉冲。
第11脚vcc，要求＋5v＋－o．25v，负载电流为9o－2ooma。
第16脚为“中断”指令输入端（ini）。当由i／o接口电路送入低电平指令时，在现行指令结束时cpu响中断。
第17脚不受冯前令控制的中断输入控制（nmi）。它与第16脚不同的是，无论内部触发器处理于何种状态，只要输入中断脉冲指令，在脉冲下降沿立即中断。cpu将中断前的内容予以存贮，一旦复位返回原程序。
第18脚暂控制端（halt）。由软件发出低电平指令cpu执行空操作指令，以等待再次接受操作指令。
第19脚三态输出的存贮器地址线保持端（mreq）。低电平有效。其输出地址总线上保持一个同或写入的地址码。
第2o脚三态输出端（iorq）。当cpu处中断状态时，此脚输出低电平，使地址总线低8位保持有i／o读或写有的效地址码。
第21脚三态读出设定端（rd），低电平在效。低电平使cpu从存贮器或i／o接口电路读出数据。此时如果第19脚也低电平，cpu则读出i／o接口数据。
第22脚写入低电平指令（wr）。该脚低电平，表示cpu数据总线有数据信息写入存贮器或i／o接口。
第23脚总线响就状态，低电平输出指令（busack）。此脚低电平，说明cpu地址总线、数据总线和三态控制总线可接受外部控制指令。
第24脚输入低电平为等待状态（wait）。对寻址的i／o或存贮器暂停数据传送，直到此脚高电平时过进行i／o或存贮器数据传送。其目的是与存贮器和i／o动作同步。
第25脚外部总线申请输入端（busreq），低电平有效。该脚低电平输入时，请求cpu在此指令下，当运行周期一结束立即处于预备总线输入状态。
第26脚低电平复位端（res），使cpu清零置初始状态。由外电路提供1oons的低电平脉冲。
第27脚操作码周期指示端（mi）。每取一操作码即相应输出一低电平周期指示。当此脚和第2o脚同时为低电平时，为中断响应周期。
第28脚刷新低电平输出端（rfsh）。当该脚输出低电平时和第19脚电平同时刷新动态存贮器。
第29脚接地端。
2．mc68ooo型cpu的各脚功能
mc68ooo为莫托洛拉公司生产的16位cpu。其中，第29－48脚眯地址总线a1－a2o三态输出端，第5o－52脚为a21－a23三态地址总线输出端。均为高电平有效，有直接对8m字节寻址。与第7、8脚配合，可对16m字节寻址。第5、4、3、2、1脚为do－d4三态输入／输出数据总线端，第64、63、62、61、6o、59、58、57、56、55、54脚为d5－d15三态输入／输出数据总线端，可按16位字节或高／低两种8位字节进行数据的双向传输。
以下按其余各脚顺序说明功能及动态有效电平：
第6脚三态输出地址总线端（as），输出低电平有效。
第7、8脚为高/低字节数选通三态电平输出端（udslds），输出低电平有效。与第9脚配合，表明当前数据总线d0-d15的有效位数。
第9脚读写三态电平批示输出端（r/w）。其高/低电平表示数据是读还是写。（第7、8、9脚电平与d0-d15的真值表见表1）。
第10脚数据交互传送回答输入电平端（dtack），低电平有效。数据读写传送完成时，存贮器向此脚返送低电平，使cpu结束本次读写周期，cou以此低电平将数据馈存。
第11脚总线开放低电平输出端（bg）。当此脚为低电平时，cpu向周边控制设备指示总线开放，可供其它主机使用。
第12脚低电平输入回答信号端（bgack）。当此脚为低昌平时表示系统中其主控系统已占用控制总线。
第13脚总线申请低电平输入端（br）。在多个闰主控制系统中，各主控制备通过此脚向cpu提出占用总线申请。cpu第11脚输出低电平为回答电平信号。
第14脚vcc,+5v +0.25v。
第15脚时钟信号输入端（clk）。mc68000尾辍型号表示不同的时钟频率，共有mc68000l4/l8/l10四种。其中，mc68000l4的时钟频率为4mhz，l6为6mhz依次类推。时钟频率越高，其运算速度越快。例如，第11脚总线开放低电平下降沿到总线开放时间，从l4-l10分别为120ns,100ns,80ns,70ns。
第16、53脚为接地端。
第17脚双向控制的轶i/o信号端（halt），低电平有效。当外部有低电平输入时，cpu在完成当前周期后轶，将所有数据输入端开放。如果cpu运行受阻也会停机，同时该脚输出低电平信号。
第18脚双向控制的复位脉冲双向控制的复位脉冲i/o电平（res），当输入低电平时cpu清零复位，同时cpu对外围系统进行复位，同时cpu对外围系统进行复位，与第17脚配合完成系统清零。
第19脚三态输出线指示有效存贮器地址（vma），低电平有效，表示地址总线上信息有效。
第20脚使能方波输出端（e）。其频率为cpu主频的1/10，用于外围系统芯片使能信号。
第21脚低电平输入端，指示外设地址码有效（vpa）。如果所涉及地址码属mc68000系列的cpu，则外部将低电平送入该脚。
第22脚取消当前的总线指令执行过程中受阻，外部系统向该脚发回低电平，引起总线命令受阻的情况有：（1）读写指令未得到外部系统执行。（2）“中断”过程中未读到中断电平。（3）在已设定的存贮系统中，无指令所要求读写内容。（4）操作中有失误。
第23、24、25脚ipl0、ipl1、ipl2中断请求指令输入端，低电平有效。当外设系统请求中断时，第25脚为最高位，第23脚为最低位，与24脚电平组合成8种状态。三脚都为低电平时为7级中断，都为高电平时为0级中断，当无中断请求时，三脚都为高电平。
第26、27、28脚（fc1、fc2、fc0）cpu功能指示三态输出电平，其组合电平指示cpu当前工作状态（见表2）。
3、6502型cpu的各脚功能第1、2脚为vss-5v。
第2脚等待低电平输入端（rdy）。为使cpu能支持慢速prom，在读出时延迟一命令周期。
第3脚内部时钟振荡脉冲输出1（￠1），频率为1.023mhz。
第4脚中断请求低电平输端（irq）；第5脚空；第6脚不可停止中断低电平输入端（nmi），低电平输入后，cpu执行当前指示后中断。
第7脚同步信号输出端（sync），此脚为高电平时表示操作在进行，同时有同步脉冲输出。
第8脚vcc，5v+/-0.25v，功耗0.7w。
第9-20脚（ab0-ab1）64k字节地址总线输出端；第22-25脚（ab12-ab15）64k字节地址总线输出端；第26-33脚（db7、db6、db5、db4、db3、db2、db1、db0）双向三态数据交互总线端；第34脚输入/输出读写电平指令（rw），高电平为读出，低电平为写入。
第35、36脚空；第37脚时钟脉冲输入端（￠0），由外路时钟脉冲发生器产生1.023mhz。
第38脚溢出标志设定输入端（so），下降沿触发。
第39脚内部时钟脉冲输出2（￠2），频率为1.023mhz。
第40脚复位脉冲输入端（res），高电平使cpu复位。
6502时钟脉冲为1mhz，6502a为2mhz，因此6502a的运算速度比6502快。
4、8080a型cpu的各脚功能
数据总线和地址总线的相关脚：
第10、9、8、7脚和3-6脚依为数据输入/输出总线的d0-d3、d4-d7的引出端。第25-27脚，29-35脚、1脚和40、39、38、37、36脚依次为a0-a2、a3-a9、a10、a11-a15地址码输出端，地址总线输出可支持64k字节存贮器的地址码或256个i/o系统地址。
第2脚接地端；第11脚vss-5v 正负0.5v，最大电流1ma。
第12脚复位端（res）。低电平有效，复位脉冲清零程序计数。
第13脚请示输入电平（hold）。此电平信号送到该脚后，cpu完成现行运行周期后，外部系统获得总线控制权，使cpu的地址总线和数据总线接受输入信息。
第14脚中断请示电平输入端（int）。当输入为高电平时，下一运行周期cpu暂停。如cpu处保持状态时或处于复位状态，将下接收中断请求。
第15脚时钟信号输入1（?2），其最高频率为2mhz。
第16脚中断应答电平输出端（inte）；第17脚数据总线开放指示输出电平（dbin）。向外设系统指示数据总线处于输入状态。
第18脚写入状态输出低电平信号（wr）。用来控制存贮器写入i/o接口电路数据。
第19脚同步信号输出端（）。向外设系统提供每外周期开始的同步脉冲。
第20脚vcc，+5v，正负0.25v，最大电流80ma。
第21脚保持状态输出电平（hlda）。说明cpu已响应第13脚的请求信号，数据总线和地址总线接收输入信号。
第22脚时钟信号输入1（?1），最高频率为2mhz。
第23脚外部系统准备完毕向cpu输入的提示高电平（ready）。当外部系统存贮器、i/o系统速度较慢时，cpu根据其输入电平选择输入等待或输入运算。
第24脚等待输出端（wait）。当cpu送出一地址码后，第23脚未输入高电平则进入竺状态，以便与外部系统配合。
第28脚vcc，+12v，正负0.6v，最大电流70ma。

❿ 数电方面 时序控制 用555定时器和数字计数器芯片组成一个集成电路，实现对 四个开关量的控制 具体如下：

555定时器及其应用
555定时器是一种中规模的集成定时器，应用非常广泛。通常只需外接几个阻容元件，就可以构成各种不同用途的脉冲电路，如多谐振荡器、单稳态触发器以及施密特触发器等。555定时器有TTL集成定时器和CMOS集成定时器，它们的逻辑功能与外引线排列都完全相同。TTL型号最后数码为555，CMOS型号最后数码为7555。
一、555的结构组成和工作原理
555定时器是一种模拟电路和数字电路相结合的器件，下图为其内部组成和引脚图。

内部电路原理图

等效逻辑图 引脚图
由图知，电路由一个分压器，两个电压比较器，一个R-S触发器，一个功率输出级和一个放电晶体管组成。
比较器A1为上比较器，由BG1~BG8组成，它是由一个NPN管的复合结构做输出级的两级差分放大器。上比较器的反相输入端固定设置在2/3VCC上，它的同相输入端⑥脚称作阈值端（或高触发端），常用来测外部时间常数回路电容上的电压。
比较器A2为下比较器，由BG9~BG13组成，它是由一个PNP管组成的复合输出级的差分放大器。上比较器的同相输入端固定设置在1/3VCC上，反向入端②脚称作触发输入端，用来启动电路。
电路中的比较器的主要功能是对输入电压和分压器形成的基准电压进行比较，把比较的结果用高电平"1 "或低电平"0" 两种状态在其输出端表现出来。
555 电路中的R-S触发器是由两个与非门交叉连接，上图中是由BG14~BG18构成。其中BG15和BG14的基极分别受上比较器和下比较器的输出端控制。A1控制R端，A2控制S端。为了使R-S 触发器直接置零，触发器还引出一个④端，只要在④端置入低电平"0"，不管触发器原来处于什么状态，也不管它输入端加的是什么信号，触发器会立即置零，即Q=O=Uo所以④端也称为总复位端。
BG18~BG21构成功率输出级，③脚为输出端，能输出最大为200mA的电流，故课直接驱动小型电机、继电器、地租扬声器等功率负荷。
BG22是复位放大器。555 电路中特设了一个放电开关，它就是三极管BG23。当555 电路输出端电平Uo =0 时，Q’=1, BG23处于导通状态;当输出端电平Uo =1 时，Q’=0 , BG23 处于截止状态，相当于⑦端开路。因此三极管BG23 起到了一个开关的作用。当Uo= 0 时，开关闭合，为电容提供了一个接地的放电通路;当Uo = 1 时，开关断开， ⑦端开路，电容器不能放电。
R7、R8、R9是三只精密度高的5KΩ的电阻，三只电阻构成了一个电阻分压器，为上比较器和下比较器提供基准电压，因为分压器的三个电阻是5KΩ，“555”因此而得名。
555的⑤脚称为“控制端”，它是上比较器的基准电压端。若此端外接电压源，则比较器的基准电压由外接电压源所决定，从而实现了外电压控制，如果⑤脚不接外部电压源，则上、下比较器的基准电压分别是2/3VCC和1/3VCC。若⑤脚接6伏的电压源，则上比较器的基准电压就是6伏，而下比较器的基准电压为外接电压源的一半，为3伏。如果⑤脚接一交变电压，则上比较器和下比较器的基准电压都随时间而变化，从而使外部定时元件的充放电时间也随之变化，可以起到调制的作用。当⑤脚不接外部电压时，通常接入一个0.01~0.1微法的电容至地，以防外接干扰。
⑧脚为电源正极，电源电压范围是4.5~18伏，①脚为电源负极（地）端。
工作原理：
当⑥脚电位高于2/3VCC，②脚高于1/3VCC时，上比较器输出为高电平，下比较器输出为低电平，因而R-S触发器中的BG15截止，BG14和BG16导通，Q‘高电平，③脚输出为低电平。放电晶体管BG23导通，即使⑥脚电位变低，此状态也一直保持不变，直到②脚输入触发信号。
当⑥脚电位低于2/3VCC，②脚低于1/3VCC时，A1输出为低电平，A2输出为高电平。因而Q‘为低电平，③脚输出为高电平，BG23截止。
当⑥脚电位低于2/3VCC，②脚高于1/3VCC时，上比较器A1输出为低电平，下比较器输出为高电平，此时Q‘状态保持不变，③脚输出及BG23状态也不变。
当当⑥脚电位高于2/3VCC，②脚低于1/3VCC时，上比较器A1输出为高电平，下比较器输出也为高电平，此时③脚输出低电平，BG23导通。
555定时器的逻辑功能
R S’ Q ⑦端
1 1 0 接地
0 0 1 开路
0 1 Q 保持
1 0 不定 不定

555定时器功能表
输入 输出
阈值输入⑥脚 阈值输入②脚 复位输入（④脚） ③脚输出 ⑦脚
× × L L 导通
<VREF1 <VREF2 H H 截止
>VREF1 >VREF2 H L 导通
<VREF1 >VREF2 H 不变 不变
>VREF1 <VREF2 H L 导通
VREF1=2/3VCC VREF2=1/3VCC
从简化的内部电路结构和逻辑功能表中可以看出，555 电路有以下几个特点:
①两个输入端触发电平的要求不同。在⑥ 输入端加上大于2/3Vcc( 或Vc)，可以把触发器置于"O"状态，即Uo = 0 。在⑥端加上小于2/3Vcc( 或VCC/2)的电压时可3以把触发器置于"1" 状态，即Uo =1。
②复位端④低电平有效，平时应为高电平。
③对于放电开关端⑦，当UO为低电平时， ⑦端接地;当Uo为高电平时， ⑦对地开路。
TTL与CMOS型的555主要参数比较

两者的比较：
CMOS型555的输出脉冲的上升沿和下降沿比TTL的要陡，变换时间短；在传输过渡时间里产生的尖峰电流小；输入阻抗比TTL型的555要高出几个数量级；驱动能力比TTL的要差。
一般来说，在要求定时长，功耗小，负载轻的场合，宜选用CMOS型的555，而在要求负载重，驱动电流大，电压高的场合，宜选用TTL型的555。