集成电路芯片新技术

『壹』 中国现在的芯片技术到底怎么样

闻，美国商务部日前禁止美国企业向中兴公司出售零部件。消息一出，引起舆论高度关注。其中一个聚焦点就是芯片技术。

芯片有多重要？还记得曾经闹得沸沸扬扬的斯诺登事件吗，当时人们普遍有个疑问：为什么美国能够做到监听、监视全世界？原因就在于，美国的信息网络科技力量异常强大，全世界都高度依赖美国的信息网络技术，而芯片就是其中的关键技术。无论多么先进庞大的设备，其数据信息都保存在小小的芯片上。但拥有无穷力量的芯片却有一个致命弱点，那就是它的“命门”掌握在设计者的手中，业界俗称“后门”。如果没有掌握其关键核心技术，那么设计者留下的这个“后门”将让你的所有秘密顷刻间暴露于人前。

其实，在此次“封杀”中兴之前，美国政府对于核心芯片技术的控制从来就没有停止过。2014年4月9日，美国商务部发布公告，决定拒绝英特尔公司向中国的国家超级计算广州中心出售“至强”(XEON)芯片用于“天河二号”系统升级的申请。当时美国商务部的理由是，使用了两款英特尔微处理器芯片的“天河二号”系统和早先的“天河1号”A系统 “据信被用于核爆炸模拟”。这个理由是难以让人信服的，因为所有业内专家都认为，无论是出于安全或是保密的角度来说，“天河二号”都不可能直接用于核爆炸模拟。

这次“封杀”中兴，美方也给出了理由：这家中国企业违反了与美国政府的协议，仍然在向伊朗这个美国制裁中的国家出售来自美国的技术。但是，连美国媒体也看出了其中的牵强。《纽约时报》就认为，“中兴”遭到的封杀是特朗普对华贸易战不断激化的一个必然结果，而且他封杀中兴的根本原因，还是为了打击中国政府筹划的“中国制造2025”计划，不让中国利用美国的技术去超越美国。相比一般产品的贸易战，特朗普在技术管控上下手，显然更易获得国内支持。《华尔街日报》就一针见血地指出，比起和中国打贸易战，这种直接严卡乃至封杀那些会让中国在与美国的竞争中获利的投资和收购，会更容易令特朗普获得美国舆论的支持——尤其是在美国那些已经开始被中国超越的产业，会有很多人支持特朗普对中国采取行动。

既然核心技术买不来，而依赖进口会导致受制于人，那么除了自主研发，逐步实现中高端芯片的国产化，别无他途。那么，中国芯片制造的现状又是如何呢？上海交通大学科学史与科学文化研究院副研究员黄庆桥指出，芯片有高、中、低端之分。中国的芯片技术和生产工艺整体上目前与美国无法相比，但在低端芯片的生产上，是可以完全自足的，也是中国制造的有力支撑。问题主要在中高端产品的产业和技术上。中国中高端芯片需求，基本上依靠进口。根据国务院发展研究中心发布的《二十国集团国家创新竞争力黄皮书》，中国关键核心技术对外依赖度高，80%芯片都靠进口。

中国发展芯片产业到底难在哪里？黄庆桥指出，首先，中国芯片产业起步较晚，核心技术受制于人，集成电路产业在核心技术、设计、制造工艺、产业规模、龙头企业等方面，与世界先进水平相比都有较大差距。大体而言，目前我国的芯片产业，芯片设计水平与国际基本相当，封装技术水平有4至5年差距，制造工艺差距在3年半左右。其次，芯片行业本身具有高投入、长期发展、回报周期长的特征，普通芯片制造企业的投资都要达到数百亿级之巨。因此，一般的企业难以承受。而且芯片行业的发展遵循着“摩尔定律”，技术更新非常快。而每一次更新，都是一次巨大的投资。这种投入大、回报周期相对较长的行业特点，使得芯片产业成为高风险产业，一般社会资本都不愿进入。这种高风险，又使得芯片行业产生所谓“大者恒大”的行业特征，很容易形成自然垄断，后来者发展难度极大。这也就意味着，中国的“强芯”之路必然是一场持久战。

『贰』 集成芯片的发展过程

随着集成芯片功能的增强和集成规模的不断扩大，芯片的测试变得越来越困难，测试费用往往比设计费用还要高，测试成本已成为产品开发成本的重要组成部分，测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内，最有效的方法是在芯片设计时采用可测性设计(DFT)技术。可测性设计是对电路的结构进行调整，提高电路的可测性即可控制性和可观察性。集成芯片测试之所以困难，有两个重要原因：(1)芯片集成度高，芯片外引脚与内部晶体管比数低，使芯片的可控性和可观察性降低；(2) 芯片内部状态复杂，对状态的设置也非常困难。
解决芯片测试的最根本途径是改变设计方法：在集成电路设计的初级阶段就将可测性作为设计目标之一，而不是单纯考虑电路功能、性能和芯片面积。实际上可测性设计就是通过增加对电路中的信号的可控性和可观性以便及时、经济的产生一个成功的测试程序，完成对芯片的测试工作。
可测性设计的质量可以用5个标准进行衡量：故障覆盖率、面积消耗、性能影响、测试时间、测试费用。如何进行可行的可测性设计，使故障覆盖率高，面积占用少，尽量少的性能影响，测试费用低，测试时间短，已成为解决集成电路测试问题的关键。
1 扫描设计
扫描设计是一种应用最为广泛的可测性设计技术，测试时能够获得很高的故障覆盖率。设计时将电路中的时序元件转化成为可控制和可观测的单元，这些时序元件连接成一个或多个移位寄存器(又称扫描链)。这些扫描链可以通过控制扫描输入来置成特定状态，并且扫描链的内容可以由输出端移出。
扫描设计就是利用经过变化的扫描触发器连接成一个或多个移位寄存器，即扫描链。这样的设计将电路主要分成两部分：扫描链与组合部分(全扫描设计)或部分时序电路(部分扫描设计)，很明显的降低了测试向量生成的复杂度。
扫描测试过程
在移位寄存器状态下，第一个触发器可以直接由初级输入端置为特定值，最后一个触发器可以在初级输出直接观察到。因此，就可以通过移位寄存器的移位功能将电路置为任意需要的初始状态，并且移位寄存器的任一内部状态可以移出到初级输出端，进行观察，即达到了可控制和可观察的目的。此时，每一个触发器的输入都可以看作是一个初级输入，输出可以看作一个初级输出，电路的测试生成问题就转化成一个组合电路的测试生成问题。电路的测试过程可以分成以下的步骤：
(1)将时序单元控制为移位寄存器状态，即scan—en=l，并将O，1序列移入移位寄存器， 然后移出，测试所有时序单元的故障；
(2)将移位寄存器置为特定的初始状态；
(3)将所有时序单元控制为正常工作状态，即scan一en=0，并将激励码加载到初级输入端；
(4)观察输出端数据；
(5)向电路加时钟脉冲信号，将新的结果数据捕获到扫描单元中；
(6)将电路控制为移位寄存器状态，即scan—en=l，在将移位寄存器置为下一个测试码初态的同时，将其内容移出，转步骤。
2边界扫描技术
边界扫描技术是各集成电路制造商支持和遵守的一种可测性设计标准，它在测试时不需要其它的测试设备，不仅可以测试芯片或PCB板的逻辑功能，还可以测试IC之间或PCB板之间的连接是否存在故障。边界扫描的核心技术是扫描设计技术。
边界扫描的基本思想是在靠近待测器件的每一个输入/输出管脚处增加一个边缘扫描单元，并把这些单元连接成扫描链，运用扫描测试原理观察并控制待测器件边界的信号。在图3中，与输入节点X1，X2…、Xm和输出节点Y1，Y2…、Ym连接的SE即为边界扫描单元，它们构成一条扫描链(称为边界扫描寄存器一BSR)，其输入为TDI(Test Data Input)，输出TD0(Test Data 0ut)。在测试时由BSR串行地存储和读出测试数据。此外，还需要两个测试控制信号：测试方式选择(Test Mode Select—TMS)和测试时钟(Test C1ock—TCK)来控制测试方式的选择。
边界扫描技术降低了对测试系统的要求，可实现多层次、全面的测试，但实现边界扫描技术需要超出7%的附加芯片面积，同时增加了连线数目，且工作速度有所下降。
3 内建自测试设计
传统的离线测试对于日趋复杂的系统和集成度日趋提高的设计越来越不适应：一方面离线测试需要一定的专用设备；另一方面测试向量产生的时间比较长。为了减少测试生成的代价和降低测试施加的成本，出现了内建自测试技术(BIST)。BIST技术通过将外部测试功能转移到芯片或安装芯片的封装上，使得人们不需要复杂、昂贵的测试设备；同时由于BIST与待测电路集成在一块芯片上，使测试可按电路的正常工作速度、在多个层次上进行，提高了测试质量和测试速度。
内建自测试电路设计是建立在伪随机数的产生、特征分析和扫描通路的基础上的。采用伪随机数发生器生成伪随机测试输入序列；应用特征分析器记录被测试电路输出序列(响应)的特征值：利用扫描通路设计，串行输出特征值。当测试所得的特征值与被测电路的正确特征值相同时，被测电路即为无故障，反之，则有故障。被测电路的正确特征值可预先通过完好电路的实测得到，也可以通过电路的功能模拟得到。
由于伪随机数发生器、特征分析器和扫描通路设计所涉及的硬件比较简单，适当的设计可以共享逻辑电路，使得为测试而附加的电路比较少，容易把测试电路嵌入芯片内部，从而实现内建自测试电路设计。
在产品设计中，离散元件具有很大灵活性。在进行需要超出标准解决方案要求的特定传输功率级或接受机灵敏度的电路设计时，这些设备(如LNA、大功率放大器等)是很有用的。然而，由离散有源元件决定的设计通常需要大量附加的离散有源元件、无源元件、滤波器及开关，以便补偿发射线的阻抗不匹配、信号级转换、隔离、及电压增益分配。当镓化砷设备与其它技术接口时(如双极硅或锗化硅)，这点很重要。 不过，离散元件给生产过程增加了附加成本。比如说，当拾放设备无法组装非标准尺寸的部件或当PCB需要返工时。值得注意的是在WLAN无线设备生产过程的大部分成本都来自于离线装配的数量、测试和返工工艺，返工一个无线设备的成本相当于原料费用的20%。 另一方面，集成RF芯片组生产成本一般较低并能制造较高性能的无线设备。把发射和接收功能如LNA、混频器、LO、集成器、PLL和AGC集成到一个单模块电路中有如下优点： 互联阻抗易匹配
低噪声设计，减少内部调制产品
优化了不同阶段间的增益平衡
更少的外部无源元件 ATI、Nvidia在显卡市场上的竞争延续多年，不过实际上英特尔才是显卡市场上的绝对老大。对于传统办公用户以及家庭用户而言，采用非独立设计的集成显卡的PC系统超过60%，而英特尔在其中占据绝大多数。集成图形芯片在性能上还无法达到独立显卡那样的高度，但是它们售价更低，同时也可以满足大多数主流应用的需要。我们今天要看到的就是新一代集成芯片组在游戏性能上的对比。
945G
i945G芯片组实际上就是在i945P芯片组上加入了图形芯片，支持英特尔奔腾4、奔腾D和赛扬处理器。尽管英特尔已经有了新产品，但是945G芯片组仍然有着相当大的销量。不少主板厂商已经推出了自己采用945G芯片组、支持LGA775接口英特尔酷睿2双核处理器的主板产品，大大的延长了945G的产品寿命。
实际上945G芯片组的技术规格并不是太过时，尽管无法支持DDR2-800内存，但同样提供了4个SATA接口和8个USB 2.0接口，对于DDR2-667内存也有很好的支持，并不比其它集成芯片组差多少。
不过就芯片组的集成图形芯片GMA950而言，这款芯片的规格确实有些落后了。GMA950是英特尔第二代硬件支持T&L技术的产品，最高工作频率400Mhz，可以提供1600MPixel/s的象素填充率，拥有4条象素渲染管线，最高可以支持224MB的共享显存。英特尔在这款产品的开发中对于视频解码播放能力投入了不小精力，在其它地方就有些欠缺了。
GMA950的核心对于Shader Model 3.0提供有限的支持，对于DirectX 9也同样如此，不过它可以在微软的Windows Vista中支持Aero特效界面。只是GMA950的T&L引擎并不是由硬件实现的，而是由显卡驱动转交给CPU来进行处理。
在输出接口上，GMA950的集成RAMDAC工作频率400MHz，可以支持最高2048×1536×75Hz分辨率。GMA950也可以支持DVI输出，不过这里需要一块额外的子卡（PCIe ×16接口）。
G965
G965是英特尔推出的最新集成芯片组，也是和英特尔酷睿2双核处理器同期发布的。这款芯片组可以支持DDR2-800内存（非正式），ICH8南桥同时提供了10个USB 2.0接口和6个SATA接口，不过同时也省却了PATA接口。所以采用ICH8南桥的主板只能通过额外的控制器才能提供传统的IDE接口支持。
在图形芯片上，G965可以说是英特尔对自己的一次突破。集成的图形芯片组代号GMA X3000，芯片采用了很多全新设计和架构，拥有自己的硬件象素、顶点处理单元，支持SM 3.0技术，完全符合微软Windows Vista Aero Premium的要求。同时英特尔还在GMA X3000上加入了更多的视频解码能力，首次支持WMV9的硬件加速。
GMA X3000拥有8个处理单元，采用统一架构设计的处理单元可以根据需要进行象素/顶点处理工作，也可以用作视频播放时的加速。这样的设计实际上和NVIDIA的G80一样，硬件设计上是符合DirectX 10的要求，英特尔称只要加上合适的驱动就可以提供DX 10的完善支持。
GMA X3000核心工作频率667MHz，象素填充率为1333Mpixel/s。这样的数据还比不上GMA 950，使得GMA X3000核心会在一些应用中比不上后者。核心最高可以支持384MB的共享显存，集成RAMDAC工作频率同样400MHz，在显示输出特性上和GMA 950一样。
这里需要提醒一下，G965芯片组是唯一集成GMA X3000图形芯片的产品。965系列的其它产品使用的图形核心为GMA 3000，不具有硬件着色处理单元和视频加速能力，更接近GMA 950的规格。
Geforce6150
上面介绍的两款芯片组自然是针对英特尔平台的，下面要说的当然就是AMD平台上的选择了。我们首先要看到的是NVIDIA的GeForce 6150。
这款产品实际上是一年多以前发布的，不过在市场上的反响不错，一直延续到今天。芯片组支持Socket AM2接口的AMD处理器，配合nForce 430南桥芯片可以提供8个USB 2.0接口、4个SATA接口、千兆网卡和HD Audio音频系统。
GeForce 6150集成的图形芯片只有2个象素管线，不过硬件对于SM 3.0提供完备的支持。核心工作频率475Mhz，象素填充率950Mpixel/s，最高支持256MB显存，可以全效支持Vista的Aero界面。
NVIDIA同样为GeForce 6150提供了视频硬件加速功能，支持高画质缩放和高清视频解码。RAMDAC工作频率300Mhz，最高支持1920×1440×75Hz分辨率，提供DVI输出功能，一般不需要子卡。

『叁』 跪求(集成电路芯片封装技术的发展前景)

先进的芯片尺寸封装(CSP)技术及其发展前景
2007/4/20/19:53 来源：微电子封装技术

汽车电子装置和其他消费类电子产品的飞速发展，微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP（四边引脚扁平封装）、TQFP（塑料四边引脚扁平封装）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（ChipScalePackage，简称CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。

CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展，如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力，拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时，CSP技术使这种高密度封装设计柳暗花明。

2CSP技术的特点及分类

2.1CSP之特点

根据J-STD-012标准的定义，CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式[1]。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的，有人称之为μBGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然地具有BGA封装技术的许多优点。

(1)封装尺寸小，可满足高密封装CSP是目前体积最小的VLSI封装之一，引脚数（I/O数）相同的CSP封装与QFP、BGA尺寸比较情况见表1[2]。

由表1可见，封装引脚数越多的CSP尺寸远比传统封装形式小，易于实现高密度封装，在IC规模不断扩大的情况下，竞争优势十分明显，因而已经引起了IC制造业界的关注。

一般地，CSP封装面积不到0.5mm节距QFP的1/10，只有BGA的1/3~1/10[3]。在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I/O数超过2000的高性能芯片上。例如，引脚节距为0.5mm，封装尺寸为40×40的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚节距，但在传统工艺条件下，QFP难以突破0.3mm的技术极限；与CSP相提并论的是BGA封装，它的引脚数可达600~1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。

（2）电学性能优良CSP的内部布线长度（仅为0.8~1.0mm）比QFP或BGA的布线长度短得多[4]，寄生引线电容(<0.001mΩ)、引线电阻（<0.001nH）及引线电感（<0.001pF）均很小，从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/5~1/6左右，同时CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装）的1/2。这些主要电学性能指标已经接近裸芯片的水平，在时钟频率已超过双G的高速通信领域，LSI芯片的CSP将是十分理想的选择。

(3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度，因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决，合格裸芯片的获得比较困难，导致成品率相当低，制造成本很高[4]；而CSP则可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正的KGD芯片，在目前情况下用CSP替代裸芯片安装势在必行。

（4）散热性能优良CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运行时所产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄型小外形封装）方式中，芯片是通过引脚焊在PCB上的，焊点和pcb板的接触面积小，使芯片向PCB板散热就相对困难。测试结果表明，通过传导方式的散热量可占到80%以上。

同时，CSP芯片正面向下安装，可以从背面散热，且散热效果良好，10mm×10mmCSP的热阻为35℃/W，而TSOP、QFP的热阻则可达40℃/W。若通过散热片强制冷却，CSP的热阻可降低到4.2，而QFP的则为11.8[3]。

（5）封装内无需填料大多数CSP封装中凸点和热塑性粘合剂的弹性很好，不会因晶片与基底热膨胀系数不同而造成应力，因此也就不必在底部填料(underfill)，省去了填料时间和填料费用[5]，这在传统的SMT封装中是不可能的。

（6）制造工艺、设备的兼容性好CSP与现有的SMT工艺和基础设备的兼容性好，而且它的引脚间距完全符合当前使用的SMT标准（0.5~1mm），无需对PCB进行专门设计，而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织生产。

2.2CSP的基本结构及分类

CSP的结构主要有4部分：IC芯片，互连层，焊球（或凸点、焊柱），保护层。互连层是通过载带自动焊接（TAB）、引线键合（WB）、倒装芯片（FC）等方法来实现芯片与焊球（或凸点、焊柱）之间内部连接的，是CSP封装的关键组成部分。CSP的典型结构如图1所示[6]。

目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商的开发情况，可将CSP封装分为下列5种主要类别[7、3]：

（1）柔性基板封装（FlexCircuitInterposer）由美国Tessera公司开发的这类CSP封装的基本结构如图2所示。主要由IC芯片、载带（柔性体）、粘接层、凸点（铜/镍）等构成。载带是用聚酰亚胺和铜箔组成。它的主要特点是结构简单，可靠性高，安装方便，可利用原有的TAB（TapeAutomatedBonding）设备焊接。

（2）刚性基板封装（RigidSubstrateInterposer）由日本Toshiba公司开发的这类CSP封装,实际上就是一种陶瓷基板薄型封装，其基本结构见图3。它主要由芯片、氧化铝（Al2O3）基板、铜（Au）凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率（芯片与基板面积之比）可达到75％，是相同尺寸的TQFP的2.5倍。

（3）引线框架式CSP封装（CustomLeadFrame）由日本Fujitsu公司开发的此类CSP封装基本结构如图4所示。它分为Tape-LOC和MF-LOC

两种形式，将芯片安装在引线框架上，引线框架作为外引脚，因此不需要制作焊料凸点，可实现芯片与外部的互连。它通常分为Tape-LOC和MF-LOC两种形式。

（4）圆片级CSP封装（Wafer-LevelPackage）由ChipScale公司开发的此类封装见图5。它是在圆片前道工序完成后，直接对圆片利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制作技术。它有以下特点：①相当于裸片大小的小型组件（在最后工序切割分片）；②以圆片为单位的加工成本（圆片成本率同步成本）；③加工精度高（由于圆片的平坦性、精度的稳定性）。

(5)微小模塑型CSP(MinuteMold)由日本三菱电机公司开发的CSP结构如图6所示。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I/O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。

除以上列举的5类封装结构外，还有许多符合CSP定义的封装结构形式如μBGA、焊区阵列CSP、叠层型CSP（一种多芯片三维封装）等。

3CSP封装技术展望

3.1有待进一步研究解决的问题

尽管CSP具有众多的优点，但作为一种新型的封装技术，难免还存在着一些不完善之处。

（1）标准化每个公司都有自己的发展战略，任何新技术都会存在标准化不够的问题。尤其当各种不同形式的CSP融入成熟产品中时，标准化是一个极大的障碍[8]。例如对于不同尺寸的芯片，目前有多种CSP形式在开发，因此组装厂商要有不同的管座和载体等各种基础材料来支撑，由于器件品种多，对材料的要求也多种多样，导致技术上的灵活性很差。另外没有统一的可靠性数据也是一个突出的问题。CSP要获得市场准入，生产厂商必须提供可靠性数据,以尽快制订相应的标准。CSP迫切需要标准化，设计人员都希望封装有统一的规格，而不必进行个体设计。为了实现这一目标，器件必须规范外型尺寸、电特性参数和引脚面积等，只有采用全球通行的封装标准，它的效果才最理想[9]。

（2）可靠性可靠性测试已经成为微电子产品设计和制造一个重要环节。CSP常常应用在VLSI芯片的制备中，返修成本比低端的QFP要高，CSP的系统可靠性要比采用传统的SMT封装更敏感，因此可靠性问题至关重要。虽然汽车及工业电子产品对封装要求不高，但要能适应恶劣的环境，例如在高温、高湿下工作，可靠性就是一个主要问题。另外，随着新材料、新工艺的应用，传统的可靠性定义、标准及质量保证体系已不能完全适用于CSP开发与制造，需要有新的、系统的方法来确保CSP的质量和可靠性，例如采用可靠性设计、过程控制、专用环境加速试验、可信度分析预测等。

可以说，可靠性问题的有效解决将是CSP成功的关键所在[10,11]。
（3）成本价格始终是影响产品（尤其是低端产品）市场竞争力的最敏感因素之一。尽管从长远来看，更小更薄、高性价比的CSP封装成本比其他封装每年下降幅度要大，但在短期内攻克成本这个障碍仍是一个较大的挑战[10]。

目前CSP是价格比较高，其高密度光板的可用性、测试隐藏的焊接点所存在的困难（必须借助于X射线机）、对返修技术的生疏、生产批量大小以及涉及局部修改的问题，都影响了产品系统级的价格比常规的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是随着技术的发展、设备的改进，价格将会不断下降。目前许多制造商正在积极采取措施降低CSP价格以满足日益增长的市场需求。

随着便携产品小型化、OEM（初始设备制造）厂商组装能力的提高及硅片工艺成本的不断下降，圆片级CSP封装又是在晶圆片上进行的，因而在成本方面具有较强的竞争力，是最具价格优势的CSP封装形式，并将最终成为性能价格比最高的封装。

此外，还存在着如何与CSP配套的一系列问题，如细节距、多引脚的PWB微孔板技术与设备开发、CSP在板上的通用安装技术[12]等，也是目前CSP厂商迫切需要解决的难题。

3.2CSP的未来发展趋势

（1）技术走向终端产品的尺寸会影响便携式产品的市场同时也驱动着CSP的市场。要为用户提供性能最高和尺寸最小的产品，CSP是最佳的封装形式。顺应电子产品小型化发展的的潮流，IC制造商正致力于开发0.3mm甚至更小的、尤其是具有尽可能多I/O数的CSP产品。据美国半导体工业协会预测，目前CSP最小节距相当于2010年时的BGA水平（0.50mm），而2010年的CSP最小节距相当于目前的倒装芯片（0.25mm）水平。

由于现有封装形式的优点各有千秋，实现各种封装的优势互补及资源有效整合是目前可以采用的快速、低成本的提高IC产品性能的一条途径。例如在同一块PWB上根据需要同时纳入SMT、DCA，BGA，CSP封装形式（如EPOC技术）。目前这种混合技术正在受到重视，国外一些结构正就此开展深入研究。

对高性价比的追求是圆片级CSP被广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。WLP从晶圆片开始到做出器件，整个工艺流程一起完成，并可利用现有的标准SMT设备，生产计划和生产的组织可以做到最优化；硅加工工艺和封装测试可以在硅片生产线上进行而不必把晶圆送到别的地方去进行封装测试；测试可以在切割CSP封装产品之前一次完成，因而节省了测试的开支。总之，WLP成为未来CSP的主流已是大势所驱[13~15]。

（2）应用领域CSP封装拥有众多TSOP和BGA封装所无法比拟的优点，它代表了微小型封装技术发展的方向。一方面，CSP将继续巩固在存储器（如闪存、SRAM和高速DRAM）中应用并成为高性能内存封装的主流；另一方面会逐步开拓新的应用领域，尤其在网络、数字信号处理器（DSP）、混合信号和RF领域、专用集成电路（ASIC）、微控制器、电子显示屏等方面将会大有作为，例如受数字化技术驱动，便携产品厂商正在扩大CSP在DSP中的应用，美国TI公司生产的CSP封装DSP产品目前已达到90％以上。

此外，CSP在无源器件的应用也正在受到重视，研究表明，CSP的电阻、电容网络由于减少了焊接连接数，封装尺寸大大减小，且可靠性明显得到改善。
（3）市场预测CSP技术刚形成时产量很小，1998年才进入批量生产，但近两年的发展势头则今非昔比，2002年的销售收入已达10.95亿美元，占到IC市场的5%左右。国外权威机构“ElectronicTrendPublications”预测，全球CSP的市场需求量年内将达到64.81亿枚，2004年为88.71亿枚，2005年将突破百亿枚大关，达103.73亿枚，2006年更可望增加到126.71亿枚。尤其在存储器方面应用更快，预计年增长幅度将高达54.9%。

『肆』 中国芯片的崛起已经势不可挡，在芯片领域我国取得了哪些成就

我国在芯片是设计上处于领先的地步，逐步补充芯片的制造技术。

虽然说我们国家在芯片的制造上处于待发展的状况，但是以华为为代表的芯片设计上有很大的领先地位，华为设计的海思芯片处于行业的领先地位。取得了很大的进步。

同时国家也是设立集成电路相关的大学，培养专业的人才，为我国集成电路的发展带来了很多人才的作用。

虽然我们的芯片已经取得了很大的进步，在一些方面已经处于领先的地位，但是我们还是有我们的不足，比如在制造上，与一些领先国家还是有很大的差距，我们对我们的芯片的技术不可盲目自大，但是也不可妄自菲薄。

我们要做的更多的是研究技术，实现技术的突破。这才是最重要的。芯片的自给自足对我们这么一个制造业大国来说也是非常的重要的。

作为新时代的年轻人，我们更应该积极学习科学文化知识，补充自己的专业知识，投身国家的建设，这也是我们这一代年轻人应该做的。

不仅是硬件方面，我们也是积极推动软件的设计，比如华为研发的新系统等，都是非常的不错，作为国家的一部分，我们应该支持我们自己的技术，相信我们的技术，相信我们的技术会实现突破。

『伍』 请问集成电路的工作原理

您好
集成电路（integrated
circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体专管、属二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比（基于硅的集成电路）和罗伯特·诺伊思（基于锗的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。
请参考资料：
集成电路_网络
http://ke..com/view/1355.htm

『陆』 集成电路的发展趋势如何微电子技术为达到极限吗

虵有一篇论文，你可以看看，对提高姿势水平很有帮助

『柒』 无需EUV光刻机！华为自研新技术芯片，这一次，谁也拦不住

EUV光刻机到底有多珍贵？要知道，全世界能够制造出EUV光刻机的企业非常少，满打满算也才七家，可是如果说是真正掌握这个技术的，只有ASML这一家企业。

一台高端的EUV光刻机的价钱更是离谱，高达1.2亿美金。

拥有着这样高价的它，却是制作集成电路的主要机器之一，特别是它有着几乎完美的精密机械制作工艺。

拥有一台非常高端的EUV光刻机，绝对是华为梦寐以求的事情，华为并没有这样的技术。

这大大限制了华为的芯片发展， 没有光刻机啊，高端的芯片怎么制作？这个难题但凡放在任何企业手上，企业的老板都要头疼老半天。

但是任正非没有。

华为近年来的声名鹊起，其中很大一部分的原因离不开任正非的正确领导。

而华为面对没有高端EUV光刻机这样的困局， 任正非选择了一条与众不同的道路。

就在任正非下达了这个命令之后，华为的新技术芯片研究，开始走上正轨。这一次，华为出了狠招。

华为前段时间曾经研究出了一种“光计算芯片”，什么是光计算芯片呢？其实它依靠的就是材料中一些物理特性来完成的一些运算过程。

光计算芯片和普通的微电子芯片最大的差别就在于在光学器材的物理特性帮助下，计算速度会加快很多。

一般的微电子芯片都是由晶体管组成的，一些信号都需要通过导体才能继续传递。 可是华为的光信号芯片却不太一样。

在华为的光信号芯片里面，信号可以通过光线进行传播，如果光信号芯片继续发展下去，也许就能够取代EUV光刻机在芯片制作中举足轻重的地位。

光信号芯片的产生对于华为当前的局势来说，一定是振奋人心的存在。

相比较普通的微电子芯片来说，微电子芯片的速率一般只能够达到3.5GHz，但是光信号芯片如果继续往后面发展，很可能达到300GHz，甚至是3000GHz， 光信号芯片有着巨大的潜力。

这几乎是全新的领域，华为此时已经率先踏足。此时的华为就好像当时登上了美洲大陆的哥伦布，华为放眼望去，遍地都是资源和宝藏。

美国硅谷对华为的发展有着大量的扼制工作，他们拒绝向华为提供半导体，让整个世界都在闹芯片危机。

国外的高端光刻机更是进不去中国的市场，华为的硅基电子芯片几乎无法进入高端的领域，没有光刻机，硅基电子芯片无法变得高精度。

而华为的这一波操作，光信号芯片的诞生，恰恰是华为对于美国政府的反击，恰恰是华为自身的奋起！

华为在前段时间公布了光信号芯片的专利，开了这一个好头之后，马上又出现了新的进展。

“光计算设备和光计算方法”的专利马上被华为公布了出来 ，就在2021年的3月15日。

“光计算设备和光计算方法”专利公布距离“光信号芯片”的专利公布时间仅仅相差了38天，仅仅一个月多。

“光计算设备和光计算”是“光信号芯片”的技术进阶版，华为拿出了一种计算速率很高的光伊信机，通过一定的连接方式和连接设备，提供计算。

原先，在“光信号芯片”提出之后，华为原先只是拥有一种设想，这种芯片才刚刚出现，功能也只是相对简单。

和当下先进的微电子芯片相比，华为前段时间拿出来的“光信号芯片”还存在着非常大的差距，也根本满足不了大量的配置要求。

说直白一点，华为提出来的“光信号芯片”，几乎只是一个空壳子，没有任何数据支撑，没有任何功能显示。

唯一的好处就在于，在电子芯片高速发展的今天，华为走出了第三条路。

原先，想要让电子芯片变得更加先进，一是要有更加精密，更加高端的光刻机出现，让光刻机来完成让电子芯片更加精密精细的工作。二十让碳基材料在一定程度上顶替硅基材料。

这两者需要的技术含量非常高， 特别是现在华为面临着美国硅谷的全面封杀，想要继续走这两条常规的路，一定会面临更大的挑战。

但是华为拿出了“光信号芯片”，想要让电子芯片变得更加先进和精密的新方法就出现了，就是通过光来传递信号。

这就不仅仅是对于华为整个企业的贡献了，是对整个世界的贡献，其中的贡献之大，这更是无法计量。

而这个技术在华为的努力发展之下，也迅速发展了起来。 “光计算设备和计算方法”的出现就是其中的一项证明。

第一自旋阵列、光反馈网络以及第二自旋阵列被华为成功利用在了里面，也就是说，华为现在已经拥有了初步让光信号芯片进行计算的能力。

特别是第一自旋阵列和第二自旋阵列，这两者能够同时处理多个信号，这两个计算方法如果能够运用在光信号芯片里面，那么光信号芯片就拥有了能够计算多个信号，处理多个信号的能力。

这是现在的微电子高端芯片的基础。

华为能够走出这样的路，硅谷方面一定是绝望的。特别是华为最近的这个专利公布， “光计算设备和计算方法”几乎让华为的新技术芯片拥有了一般电子芯片的基础。

同时，这个芯片还能运用在人工智能方面，能够对各种信息进行处理，如果光信号芯片的计算速度变得更高，它们几乎可以做出任何事情的处理。一些图像，文字，对于光信号芯片来说，都是小菜一碟。

硅谷此时才是最头疼的人，他们之前对华为的“封杀”政策，本就是“伤敌一切，自损八百”的方式。很多硅谷的资本家因为幅度不小的亏损，心里面已经有着不小的脾气和埋怨了。

但是华为居然撑住了，华为没有被硅谷这样自残的政策击垮，反而走出了新的路，开始逐步提升。

试想，如果你对某一个人进行制裁，不仅没有把它弄死，反而它出现了越来越强大的征兆，你在感到害怕的同时，会不会感到更加的愤怒。

硅谷的拳头好像打到了棉花上面，没有起到多少效果。

说来还真是可笑，此时的硅谷也许正在摩拳擦掌，准备对华为展开新的制裁，准备想出新的方法。

可是华为自己研究出来的东西，放在自己的手里面，他们几乎没有任何方法能够对华为造成伤害。

这样的无力，非常像当时华为在推行5G时，美国硅谷的无力。

华为面对如此的强敌，依旧坚挺了下来，他们身上的那种生机来自于他们的精神。而这一份生机和精神也造就了光信号芯片的产生，造就了光信号芯片技术水平不断发展的产生。接下来的华为会怎么样，接下来的光信号芯片会怎么样？请让我们拭目以待，但我相信，华为是势必不会被击倒的，谁都拦不住这样腾飞的巨龙。

『捌』 最新芯片技术多少n米

截止至2019年中芯国际在2019年第二季度财报会上正式宣布，14nm进入客户风险量产，有望在今年底为公司带来一定比例的营收，同时第二代FinFET N+1技术平台也已开始进入客户导入。
中国作为芯片行业的后来者，一直在努力追赶行业最先进的制程工艺。如今14纳米工艺终于迎来量产，使得中国大陆的集成电路制造技术水平与行业龙头台积电的距离又拉近了一步，也进一步奠定了中芯国际在大陆晶圆代工领域的龙头地位。
从制造技术来看，制造技术方面，台积电2018年已经量产7nm工艺，2020年则会转向5nm节点。三星7nm EUV工艺预计2020年1月份量产，5nm 预计2021年量产。英特尔的10nm(对标台积电的7nm)一再延迟，而联电与格芯相继宣布暂时搁置7nm制程研发，目前最先进工艺均为14nm。

『玖』 集成电路制造工艺有哪些新的技术与进展

目 前 在 使 电 子 元 件 向 着 微 小 型 化 、 低 功 耗 、 智 能 化 和 高 可 靠 性 方 面 迈 进 了 一 大 步 。版 佛 山 芯 珠 微 电权 子 公 司 主 打 产 品 D V - L i n k ( D i g i t a l V i d e o L i n k ) 芯 片 、 加 密 芯 片 。