A. 七段显示译码器是指什么样的电路
是将二进制代码转换成七段显示字形信号的电路
B. 用VHDL语言设计一个七段显示译码器电路，要求输出信号为高电平有效, 能驱动共阴极数码管。
下面是74LS49的VHDL描述，74LS49就是一个驱动共阴极数码管的译码器：
LIBRARY IEEE；
USE IEEE.Std_logic_1164.ALL；
ENTITY ls49 IS
PORT(bl_n：IN Std_logic；
bi：IN Std_logic_vector(3 DOWNTO 0)；
a，b，c，d，e，f，g：OUT Std_logic)；
END ls49；
ARCHITECTURE behave_49 OF ls49 IS
SIGNAL s:Std_logic_vector(6 DOWNTO 0)；
BEGIN
PROCESS（bi，bl_n）
BEGIN
IF bl_n = ′0′ THEN
s <= (OTHERS => ′0′)；
ELSE
CASE bi IS
WHEN ″0000″ => s <= B″011_1111″；
WHEN ″0001″ => s <= B″000_0110″；
WHEN ″0010″ => s <= B″101_1011″；
WHEN ″0011″ => s <= B″100_1111″；
WHEN ″0100″ => s <= B″110_0110″；
WHEN ″0101″ => s <= B″110_1101″；
WHEN ″0110″ => s <= B″111_1101″；
WHEN ″0111″ => s <= B″010_0111″；
WHEN ″1000″ => s <= B″111_1111″；
WHEN ″1001″ => s <= B″110_1111″；
WHEN ″1010″ => s <= B″101_1000″；
WHEN ″1011″ => s <= B″100_1100″；
WHEN ″1100″ => s <= B″110_0010″；
WHEN ″1101″ => s <= B″111_1001″；
WHEN ″1110″ => s <= B″111_1000″；
WHEN ″1111″ => s <= B″000_0000″； -- 熄灭
WHENOTHERS=> s <= (OTHERS => ′0′)； -- 熄灭
END CASE；
END IF；
END PROCESS；
a <= s(0)；
b <= s(1)；
c <= s(2)；
d <= s(3)；
e <= s(4)；
f <= s(5)；
g <= s(6)；
END behave_49；
C. 七段显示译码器选什么芯片
性能应该没有区别，D和N可能是封装的不同。
D. 七段显示译码器是什么电路
直流电压控制的电路，可以用单片机和PLC编码
E. 设计一个能驱动七段共阴极LED数码管的译码电路，我的译码器无法控制数码管是怎么回事
你是用74138芯片及与非门芯片吗？
1）电路通过开关作为138的A、B、C的输入信号，版开关闭合时输入高电权平，而开关断开后应该输入低电平，因此A、B、C端需要各连接一个电阻到地才是；
2）你用与非门构成的七段译码电路，都做对了吗？，如使A=1的开关闭合后，Y1输出低电平，经过与非门就是输出高电平，此时应该显示 1，就是有c、d两个字段输入=高电平，可你都怎么做的呢；
F. 用verilog程序编写七段显示译码电路
mole bin2_7seg (data_in ,EN ,data_out );input [3:0] data_in ;input EN ;output [6:0] data_out ;reg [6:0] data_out ;always @(data_in or EN )begindata_out = 7'b1111111;if (EN == 1) case (data_in ) 4'b0000: data_out = 7'b1000000; // 0 4'b0001: data_out = 7'b1111001; // 1 4'b0010: data_out = 7'b0100100; // 2 4'b0011: data_out = 7'b0110000; // 3 4'b0100: data_out = 7'b0011001; // 4 4'b0101: data_out = 7'b0010010; // 5 4'b0110: data_out = 7'b0000011; // 6 4'b0111: data_out = 7'b1111000; // 7 4'b1000: data_out = 7'b0000000; // 8 4'b1001: data_out = 7'b0011000; // 9 4'b1010: data_out = 7'b0001000; // A 4'b1011: data_out = 7'b0000011; // b 4'b1100: data_out = 7'b0100111; // c 4'b1101: data_out = 7'b0100001; // d 4'b1110: data_out = 7'b0000110; // E 4'b1111: data_out = 7'b0001110; // F default: data_out = 7'b1111111; endcaseendendmole
G. 设计一个将8421 bcd码转换成led 7段数显示的数字显示译码电路
将8421BCD码转换成LED7段显示电路，这类显示译码器有现成的集成电路，没必要自己设计，如74LS47，74LS48，74LS247等等，很多。
H. 求七段显示译码器74hc4511的引脚图和接线图
四个数码管的段选，由四个595分别控制。各个数码管的公共端，都直接接地了，所以不存在“位选”的问题。所以，这个电路是静态显示的电路。