电路险象

⑴ 组合逻辑电路中的险象是由于什么引起的

就是多输入端的电平信号同时改变时，会由于电路本身的时延而产生一个中间信号状态，使得电路输出一个短暂的错误信号。

⑵ 什么是冒险现象，如何判断一个组合逻辑电路中是否存在冒险现象

由于竞争而引起电路输出发生瞬间错误现象称为冒险，表现为输出端出现了原设专计中没有的属窄脉冲，常称其为毛刺。

判断一个逻辑电路在某些输入信号发生变化时是否会产生冒险，首先要判断信号是否会同时变化，然后判断在信号同时变化的时候，是否会产生冒险，这可以通过逻辑函数的卡诺图或逻辑函数表达式来进行判断。

数字电路中，输入的数字信号改变或进行一些逻辑运算（如非、与、或等）时，输出信号没有能完全同步改变，从而引发短暂时间内的错误信号脉冲输出。

(2)电路险象扩展阅读：

输入信号的改变只引起一个错误信号脉冲。组合逻辑电路即使在输入逻辑值没有发生变化的情况下也可能发生跃变，产生这些非预期的干扰脉冲“假信号”。称可能发生假信号脉冲的电路存在冒险。如果输入有变化而输出不应发生变化的情况下，出现了单个窄脉冲。

如果逻辑电路在较慢速度下工作，其输出的波形宽度非常窄,可以在输入端并联一个电容器,其容量为4～ 20pf之间,这主要靠电容的平波作用,来滤去其尖脉冲,使其落在能进行正常逻辑判断的电平值之内,从而消除输出端逻辑出错的可能。

⑶ 判断电路存在险象有哪两种方法

一、代数法

在n变量的逻辑函数表达式中，给n-1个变量以特定取值(0或1)后，表达式中仅保留某个具有竞争能力的变量x，使逻辑函数表达式变成x+ 或者x· 的形式，则实现该表达式的电路存在冒险。

例5.3.1 已知逻辑电路图如图5.3.8(a)所示，判断电路是否存在冒险，并画出消除冒险的电路。

解：根据图5.3.8(a)的电路图写出F= =AB+ C。令B=C=1时，F=A+ ，所以会产生0冒险。

消除冒险的方法是消除A+ 产生的条件，即根据包含律将F改写为F=AB+ C+BC。令B=C=1时，F=A+ +1=1，不可能出现0冒险，画出电路图如图5.3.8(b)所示。

二、卡诺图法

在逻辑函数的卡诺图中，函数的每个与项(或者或项)对应卡诺图上一个卡诺圈，若两个卡诺圈相切，相切处将会发生冒险。

图5.3.10(a)为例5.3.1中F=AB+ C的卡诺图，图5.3.10(b)为例5.3.2中F=(A+B)( +C)的卡诺图。

从图5.3.10(a)看出AB和 C两个卡诺图相切处B=C=1，当A变化时产生冒险，与代数法结论一致。从图5.3.10(b)看出， +C和A+B两个卡诺圈相切处B=C=0，当A发生变化时将产生冒险。要消除上述冒险只要在相切部分增加一个卡诺圈，即可消除相切部分的冒险。增加卡诺圈后图5.3.10(a)的函数F=AB+ C+BC，图5.3.10(b)的函数F=(A+B)( +C)(B+C)与代数法结论一致。实现的电路图同图5.3.8(b)和图5.3.9(b)。

三、取样脉冲法

一般说来，多个输入发生状态变化时，冒险是难以完全消除的，当组合电路的冒险影响了整个系统的工作时，可以用取样的方法解决。取样脉冲仅在输出处于稳定值的期间到来，以保证输出正确的结果，如图5.3.11所示。在没有取样脉冲期间，输出端的信息是无效的。

四、输出端加滤波电路

为了滤除毛刺，在组合电路输出端加一积分器，RC积分器是一低通滤波器，能滤除信号中的高频分量，而组合逻辑电路所产生的毛刺是一个低频分量少而有丰富高频分量的信号。这种信号通过低通滤波器后基本上把毛刺滤掉，能保留下消除了毛刺的较为平滑的信号，如图5.3.12(b)所示，图中VI为组合电路的输出。

在使用滤波电路时要正确选择时常数τ=RC，它要比毛刺的宽度大，大到足以吸收掉毛刺但也不能太大以免使信号形状出现不能允许的畸变，一般都是通过实验确定RC的值。

点我阅读全部内容

⑷ 电路冒险怎么解释

你说的应当是数字电路的术语‘竞争冒险’，指的是：2路输入状态同时变化，由于它们变化可能存在先后，这就形成一路变化而另一路没变的中间状态，这个状态可能导致输出端‘毛刺’而导致产生错误信号

⑸ 分析电路在什么时刻可能出现冒险现象

由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出版端出现了原设计中没有的权窄脉冲，常称其为毛刺。
判断一个逻辑电路在某些输入信号发生变化时是否会产生冒险，首先要判断信号是否会同时变化，然后判断在信号同时变化的时候，是否会产生冒险，这可以通过逻辑函数的卡诺图或逻辑函数表达式来进行判断。

⑹ 数字电路——什么是1态冒险,什么是0态冒险

输出信号毛刺为负向脉冲的为0型险象，通常在与或、与非、与或非型电路中出现；输出信号为正向脉冲的为1型险象，通常在或与、或非型电路中出现。

信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。

由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。

(6)电路险象扩展阅读：

竞争与冒险是数字电路中存在的一种现象。由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。

当组合逻辑电路存在冒险现象时，可以采取修改逻辑设计，增加选通电路，增加输出滤波等多种方法来消除冒险现象。

⑺ 判断逻辑电路有没有险象

时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关。这提选择c。因为译码器是组合逻辑电路。

⑻ 引起组合电路中竞争与险象的原因

我们把门电路的两个输入信号同时向相反的逻辑电平跳变（一个从0到1，一个从1到0）的现象叫竞争。 由竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争—冒险。
怎样判断竞争—冒险： 只要输出函数在一定条件下能简化成Y=A+(A非) 或 Y=A*（A非） 则可一定判定存在竞争—冒险。
消除竞争——冒险的方法是：
一：
接入滤波电容
二：
引入选通脉冲
三：
修改逻辑设计

回去看下数字电子技术基础这本书 第四版的由阎石主编的

⑼ 4． 组合逻辑电路中的险象是由（ ）引起的。

B =竞争