A. xilinx的FPGA xc2v2000的配置管脚TDK TDI TDO TMS 是什么意思用来干什么怎样最这些管脚配置谢谢 ！
谢谢，我也是找这个说明 ，能更详细说明吗，主板是怎么识别U的，和UID的
B. emp3064ATC100-10 芯片的IO管脚中的（I/O TDO）（I/O TDI）什么意思焊电路板时对这些管脚要注意什么
TDO指输出管线,TDI指输入管线.
C. FPGA JTAG检测不到器件有什么原因
1:JTAG是IEEE 1149.1边界扫描协议的代称，一般为4线接口，如图中的10P接口，TCK.TMS.TDI,TDO是协议规定的必备引脚，还有一个可选引脚TRST。具体的标准请参考IEEEE 1149.1技术说明。
2:对于JTAG上拉电阻和下拉电阻，TCK之所以下拉，是为了时钟第一个边缘为posedge，同时TMS,TDI按照IEEE 1149.1标准接上拉，为了保证驱动能力还较好的数据沿，一般电阻选10K或者4.7K的较多。
3:电路原理图上面为复位电路，对FPGA复位后，配置芯片的Bits流会通过JATG引脚被重新加载到片内的RAM中，对于Altera配置芯片一般是EPCS器件，对于Xilinx则是EPRAM器件(电路未给出)。至于怎么连接的请看器件手册。在此不作赘述。
4:类似于nSTATUS等引脚为Altera专用电气引脚，非普通IO引脚。不必要理解他们的意思，只需要记住如果保证器件能正常运行，某些特殊引脚的接法就行了(接地，上拉，下拉，VCC，悬空)，这些定义在器件手册和技术文档中你都能找得到。
综上所述:你的电路包括了FPGA复位逻辑和JTAG配置电路。某些接法没必要去深究，记住就OK!
D. 主电路不上电DSP运行良好，驱动信号都正常，但一加主电，DSP和仿真器就断了，可能是什么原因呀
1、可能抄是DSP与仿真器连接的部分袭出了问题，可以通过检测TMS、TCK、TDI、TDO和TCLK这几个信号看看；2、可能是仿真器的问题。
建议：如果有几块板子或是几个仿真器的话，换块板子或是换个仿真器试试吧。如果不行，再做详细检测。
E. 电路中常见的英文缩写都有哪些比如收发了、信号了之类的！！！
UART：TX RX
SPI ：MOSI MISO SCLK CS
I2C：SDA SCK
1-WIRE：DATA
JTAT：TDO TCK TDI TMS NRST
PARALLEL INTERFACE:D0..Dn,A0..An,WR,RD,ALE...
太多太多。。。
F. JTAG 是什么意思啊哪位仁兄帮忙解答下！！！
JTAG
JTAG是英文“Joint Test Action Group（联合测试行为组织）”的词头字母的简写，该组织成立于1985 年，是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990 年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后，IEEE 分别于1993 年和1995 年对该标准作了补充，形成了现在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要应用于：电路的边界扫描测试和可编程芯片的在系统编程。
JTAG也是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。GND
TI还定义了一种叫SBW-JTAG的接口，用来在引脚较少的芯片上通过最少的利用引脚实现JTAG接口，它只有两条线，SBWTCK，SBWTDIO。实际使用时一般通过四条线连接，VCC，SBWTCK，SBTDIO，GND，这样就可以很方便的实现连接，又不会占用大量引脚。
JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable;在线编程），对FLASH等器件进行编程。
JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程,从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程。
在硬件结构上，JTAG 接口包括两部分：JTAG 端口和控制器。与JTAG 接口兼容的器件可以是微处理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、ASIC 或其它符合IEEE1149.1 规范的芯片。IEEE1149.1 标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元，称为边界扫描单元BSC。它将JTAG 电路与内核逻辑电路联系起来，同时隔离内核逻辑电路和芯片引脚。由集成电路的所有边界扫描单元构成边界扫描寄存器BSR。边界扫描寄存器电路仅在进行JTAG 测试时有效，在集成电路正常工作时无效，不影响集成电路的功能。
JTAG的一些说明
通常所说的JTAG大致分两类，一类用于测试芯片的电气特性，检测芯片是否有问题；一类用于Debug；一般支持JTAG的CPU内都包含了这两个模块。
一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）内置模块的寄存器，象UART，Timers，GPIO等等的寄存器。
上面说的只是JTAG接口所具备的能力，要使用这些功能，还需要软件的配合，具体实现的功能则由具体的软件决定。
例如下载程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参照SOC DataSheet的寄存器说明，设置RAM的基地址，总线宽度，访问速度等等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设置由Firmware的初始化程序完成。但如果使用JTAG接口，相关的寄存器可能还处在上电值，甚至时错误值，RAM不能正常工作，所以下载必然要失败。要正常使用，先要想办法设置RAM。在ADW中，可以在Console窗口通过Let 命令设置，在AXD中可以在Console窗口通过Set命令设置。
G. jtag是什么意思
JTAG也是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：
JTAG
[1]
TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。GND
TI还定义了一种叫SBW-JTAG的接口，用来在引脚较少的芯片上通过最少的利用引脚实现JTAG接口，它只有两条线，SBWTCK，SBWTDIO。实际使用时一般通过四条线连接，VCC，SBWTCK，SBWTDIO，GND，这样就可以很方便的实现连接，又不会占用大量引脚。
JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable;在线编程），对FLASH等器件进行编程。
JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程后再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程。
在硬件结构上，JTAG 接口包括两部分：JTAG 端口和控制器。与JTAG 接口兼容的器件可以是微处理器（MPU）、微控制器（MCU）、PLD、CPL、FPGA、DSP、ASIC 或其它符合IEEE1149.1 规范的芯片。IEEE1149.1 标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元，称为边界扫描单元BSC。它将JTAG 电路与内核逻辑电路联系起来，同时隔离内核逻辑电路和芯片引脚。由集成电路的所有边界扫描单元构成边界扫描寄存器BSR。边界扫描寄存器电路仅在进行JTAG 测试时有效，在集成电路正常工作时无效，不影响集成电路的功能。
H. MSP430F413单片机使用GND、TDO、 RST三个管脚怎么烧录程序，具体用什么型号烧录器和配套的软件
是SBW接口，它是TI的一种调试接口。功能和JTAG一样，但是只需要SBWTCK（时钟）专和SBWTDIO（数据）两根属线就可以了。SBWTDIO与RST引脚复用。因此你需要两线下载器或者TI的demo板。
I. 什么叫Scan Test
不知道,等高人过来解答! 就是类似于功能测试。跑PATTERN。 SCAN TEST,应该是扫描测试． 本人在做测试工序。我觉得SCAN TEST 应该是指DEVICE的MARK和LEAD是否清晰 一般来说，我们测试不外乎就是输入固定的信号，然后测试输出。 在测试时序电路中，如果我们想知道电路的中间点的状态，这时就用到了scan test。 具体来说，就是在设计电路时，把你认为的关键点连接到一个移位寄存器上去。一方面可以把内部节点的状态写入寄存器，这样你可以知道这个寄存器之前的电路工作是否正常。另外一方面，你也可以把寄存器设置为输入装置，然后观察后面的输出。这样你可以考证寄存器之后的电路工作的是否正常。 Scan的主要思想是要获得对触发器的控制和可观察性。通过对电路增加一个测试模式，使得当电路出于此模式时所有触发器在功能上构成一个或多个移位寄存器来实现的。这些移位寄存器的输入和输出可以变成原始输入与原始输出。这样，利用这个测试模式，通过将逻辑状态移位到移位寄存器的方法，可以把所有的触发器设置成任意需要的状态。类似地，可以通过将扫描寄存器的内容移位出来的方法观察触发器的状态。 蛮详细的。。。不错 挺好的,知道了不少, 但对于测试来说就是跑段PATTERN. 但是它是结构测试.非功能测试 受教了~~~~~~~~~~~~~~~~~~~~~~ 了解了，多谢多谢。。。。 3q,3q,3q,3q,3q 分析的不错学到了 不知道在设备上能玩的转不？努力 good!学到不少。。 测试的种类很多。.慢慢学习了. IEEE在1990年初发表了IEEE1149.1-1990国际标准，这个标准主要关于如何将一些控制逻辑和测试寄存器在一块芯片上进行合并，以便对内部逻辑和各片间的连接进行测试，它是关于数字电路的边界扫描，用的最多。它可以分为两个部分，1149.1a（数字边界扫描标准）和1149.1b（边界扫描描述语言）。1149.1a定义了数字电路的芯片级的测试结构。1149.1b是硬件描述语言，用于描述边界扫描。 边界扫描的结构 clip_image002.jpg图1 图1显示了包含边界扫描结构的芯片。内部逻辑是在加入1149.1a结构之前的原始电路。取名叫做边界扫描是因为给原始电路的每个I/O口都加入了边界扫描单元，这些单元是在边界扫描通道上。图2是将芯片中的边界扫描电路提取出来，我们可以将IEEE1149.1a分到4个主要部分中。 4个必须的(TDI，TDO，TMS and TCK)和1个可选的（TRST）测试口 1个测试访问端口控制器 1个指令寄存器和与其相关的解码器 一些可选的测试数据寄存器。 clip_image001.gif 呵呵，长知识了哇，以前都没有听过
J. 谁能给我个笔记本主板电路图上的英文字母解释大全
1.RTC电路：南桥内部的实时时钟电路，也可以叫CMOS电路，主要用来存储时间和日期和ESCD(扩展系统配置数据)。
& ^" R! e$ y) |% M: Z2.返回电路（模块）：是南桥内部的电源管理模块的一部分，所有的SLP信号都是由此模块电路完成。' w/ v; O" [" X/ @/ t, I
3.VccSus:ICH4里面的返回模块(重新开始模块）的电源，有VccSus3_3 VccSus1_5和V5REF_Sus三个电源。
9 [3 D/ [- R6 {其中VccSus3_3是返回模块I/O缓冲电路电源;3 a# B" }- z' ?3 x7 ?
VccSus1_5是返回模块的主电压‘
( h) e: k; `7 S$ X8 iV5REF_Sus是返回模块的5V参考电压输入。' e6 i) h5 `$ p G5 d- x# y ?6 Q
4.PWROK：这个信号是由外部送往ICH4M的代表ICH4的核心电压正常的电源好信号，当PWROK取消时，ICH4将会引用PCIRST#。
2 a3 C# Q* Z( P# O# i% b 值得注意的是，在3个RTC时钟之内，PWROK失效。这样才能保证ICH4产生正常的PCIRST#。
7 j& {( U* _1 ~) l/ x$ h8 p5.VGATE/VRMPWRGD(VGATE/VRM Power Good）：这是由CPU核心电源管理器产生输出给ICH4的代表CPU电源正常的电源好信号。# p4 q) r: i4 S3 a2 d9 z
6.CPUPWRGD(CPU Power Good）：这是由ICH4输出给CPU的一个电源好信号，与CPU相连。南桥发出这个信号的意图在于告诉CPU所有的电源已经正常，可以进入待命状态。这个信号在ICH4内部是有PWROK和VGATE/VRMPWRGD相与后形成的。
7 `: i2 s( o" U2 c( K7.RSMRST#：南桥所需的返回模块复位信号输入。
" K( Y8 @3 z. y4 d7 I8.SUS_STAT#(suspend statas):挂起状态指示。当这个信号被引用时，表示系统将要进入低功耗状态。
8 H4 e! Z/ L# G: K9.V_CPU_IO#:CPU的I/O电源，南桥需要这个电源来输出处理器的接口信号。
0 a O/ a% q0 N" S9 R4 R: A10.SUSCLK：南桥内RTC电路产生的挂起时钟，用来给外部芯片作为刷新时钟用。在IBM,SONY等机器中常有使用。在待机时，当这个时钟送到主板的EC/KBC（通常为H8S）后，EC/KBC将进入低功耗模式，此时H8S自身的震荡进入跳波状态。 v$ O: j1 K3 |" \" j
11.SYS_RESET#(system reset)：这个信号输入到南桥并经南桥防反跳之后，将强行复位南桥的内部逻辑，从而使机器重启
! N( R; ?/ R" y9 s! q1 e- n N: Z J+ L( u9 Z
8 s: `; e- Z6 Q/ d. q1 |ADJ 可调 Adjustable 比如大小和方向 控制的意思是通断了 ; k4 i0 M# M$ q8 w4 D: c
VID 电压识别 Voltage Identification
2 I; `2 m1 V9 o* Z. D6 Z& YSS 软启动 (soft Start两个单词的缩写）
* D2 e/ {7 v5 }' a; f5 E2 cFB 反馈 (feedback单词的缩写）
2 m+ F& d: C$ I: D9 aCOMP 补偿 (Compensatory单词的缩写） / A1 [) I9 a( f, D D
VSEN 电压侦测 voltage senser
* Q3 @# y4 |% _' t7 F5 H1 x" ~ISP 电流侦测 p 正端 与 isn n负端 对应
/ n6 |% e3 b6 U8 ~) [0 _IRMP 没查到 Ramp amplitude PWM ramp amplitude set by external resistor. Ramp
+ K) R! F! ~9 u- s' f6 O, [amplitude 脉宽调制用的 用这个电阻调节振幅斜率
h1 v/ l; `9 W" p5 Q8 }& uDVD 没查到 uvlo 欠压锁定脚 低于某值就保护
4 T# {; @6 r, kIMAX 最大电流 (不知道对不对）对 Over current protection amplitude set. 过流保护幅度设置 % `9 e7 ~. V# e9 l# S% `) z
PWM 脉宽调制 Pulse-Width Molation
8 x, w" z. u' Z5 X* H: _ISN 没查到
7 D F ~7 k2 V8 L# B8 J5 {( e7 yCAS#：列选信号
; P) Y: q& b3 {' M: GRAS#：行选信号! f0 `* [+ J% `+ m) L7 Q: _4 [; v
WE#：允许信号（高电平允许读，低电平允许写）
7 I2 k! D7 Q' Z1 Q) V- E5 r/ uCS#：片选信号6 ]) d; }$ z5 W9 _. D: j
SCL：串行时钟，/ S( |! }5 S& s7 A
SDA：串行数据，由南桥提供3.3V电压
* Q7 h8 }7 N% }FRAME#：帧周期信号3 f; ]# l. Y: f: Q& ^3 V1 a7 P
TRDY#：从设备准备好- z( u& k" K0 j6 ^& h/ [$ l/ @6 ^
IRDY#：主设备准备好 G. Q- e) K( ~7 g$ y4 X/ T
DEVSEL#：设备选择信号
% |% j$ }/ t/ B) ?* D1 O6 j# ZC/BE#(0)、C/BE#(1)、C/BE(2)、C/BE(3)，是命令/字节允许信号, ]" ~# e# o& E8 ^2 r/ w
OVP 是过压保护，OCP是过流保护
?# E' v6 ]$ R$ z+ YINV-PWM 是高压板驱动控制信号
; A$ K- C; i2 d2 CCLK：时钟 INPUT CPU：初始化 RESET：复位 2 _5 d; _5 |+ A, x- o( X( x# m) O- n8 J
ADS：地址状态 BEO#-7#：字节使能 AP：地址偶校验
0 c4 l6 Q b) f% i! a: A6 MAP：地址偶校验 DP0-7：数据偶校验 INIR：可屏蔽中断请求
. M) N r% p3 m3 vDBSY：数据忙 SCYC：裂开周期输出 HIT#：命中指示
8 F2 Z6 U k: C7 S' ]0 r1 [NMI：非屏蔽中断请求 INV：无效输入 IERR：内部检验错 & V$ t$ J! s% ]- Q7 l
BREQ：内部总线占用请求 BUSCHK：总线检查输入 A20M#：地址位20屏蔽
4 b' i, T+ n. q3 G7 j, IPWT：页面高速缓存内存通写 PCD：页面高速缓存禁止 EWBE#：外部写缓冲器输入
4 v( O3 [3 K# v: Z' n, G4 J4 AAPCHK#：地址校验检测状态 FLUSH#：高速缓存清洗 AHOLD：地址占用请求 ; g- [1 W& o+ }, ~3 y
M/IO#：内存/IO指示 LOCK：总线封锁 SMIACT#：系统管理中断请求
' n. `, S, G" t3 T! S8 c' M* RSMT#：系统管理中断 FERR#：浮点数值出错 BOFF#：总线屏蔽 ( K/ K+ e% C% L4 q3 j* \' w
IGNNE#：忽略数值出错 HLDA：总线占用响应 HOLD：总线占用请求
, @" u$ G" R5 D+ X/ ?4 I X) z- xNMI：非屏蔽中断请求 # P5 b5 |) U1 ? p+ O( \
EADS#：有效外部地址 INIR：可屏蔽中断请求 KEN#：高速缓存使能
8 x( V- x/ d/ H7 t) APCHK#：奇偶校验错使能 SDONE：监听完成信号 SERR：系统错误报告
& D8 r, S% H- B( B/ S0 z [: YPAK64：奇偶双字节校验 DEVSEL：设备选择 STOP：停止数据传送 , D( @, C! W! Y* e1 t- x* D