数字电路相邻

① 数字电路

选择 出了6 8 10 13 14 作者没给题外 其余为 BAABABCC
选择为 错错错 对对对 错对错错

② 《数字逻辑电路》 作业 求解.50分/

1. 一个8选一数据选择器的数据输入端有（D）个
A. 1
B. 2
C. 3
D. 8 数据端有8个，地址端3个，数据输出1个

2. 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中
A. 1
B. 2
C. 4
D. 8 每个脉冲移入1位

3. 下列触发器中，没有约束条件的是（D）
A. 基本RS触发器 只要是RS触发器，都有约束条件：不得出现R=S=1的情况
B. 主从RS触发器
C. 同步RS触发器
D. 边沿D触发器

4. 与十进制数（53.5）10等值的数或代码为(A).
A. (0101 0011.0101)8421BCD
B. (36.8)16 --- 54.5
C. (100101.1)2 -----37.5
D. (65.7)8 -------53.875

5. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个.
A. 1
B. 2
C. 4 2^4 = 16
D. 16

6. 边沿式D触发器是一种（C）稳态电路
A. 无
B. 单
C. 双
D. 多

7. 在何种输入情况下，“与非”运算的结果是逻辑0(D).
A. 全部输入是0
B. 任一输入是0
C. 仅一输入是0
D. 全部输入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0

8. 与八进制数(47.3)8等值的数为(A).
A. (100111.011)2 3位2进制对应1为8进制
B. (27.8)16
C. (27.3)16
D. (100111.11)2

9. 以下表达式中符合逻辑运算法则的是(D).
A. C·C=C2
B. 1+1=10
C. 0<1
D. A+1=1

10. 为实现将JK触发器转换为D触发器，应使（ A ）
A. J=D,K=/D
B. K=D,J=/D
C. J=K=D
D. J=K=/D

11. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位
A. 5
B. 6 2^6 = 64 > 50
C. 10
D. 50

12. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）
A. 0
B. 1
C. Q
D. /Q

13. 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ B ）
A. J=K=1
B. J=1,K=0
C. J=K=/Q或B
D. J=K=0

14. 把一个5进制计数器与一个10进制计数器串联可得到（ D ）进制计数器
A. 4
B. 5
C. 9
D. 20 新计数器的模是10的整倍数

15. 以下代码中为无权码的为( C ).
A. 8421BCD码
B. 5421BCD码
C. 余三码
D. 2421码

16. 描述触发器的逻辑功能的方法不包括（ B ）
A. 状态转表
B. 特性方程
C. 状态转换图
D. 状态方程

17. 在下列触发器中，有约束条件的是（ C ）
A. 主从JK F/F
B. 主从D F/F
C. 同步RS F/F
D. 边沿D F/F

18. 同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。
A. 工作速度高
B. 触发器利用率高
C. 电路简单
D. 不受时钟CP控制

19. N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器
A. N
B. 2N
C. N的平方
D. 2的N次方

20. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（D）
A. 0 保持
B. 1 翻转
C. Q 保持
D. /Q或1 翻转，选这个是因为答案比较全

21. 以下代码中为恒权码的为( B ).
A. 循环码
B. 5421BCD码
C. 余三码
D. 格雷码

22. 下列触发器中，有空翻现象的有（ D ）
A. 边沿D触发器
B. 主从RS触发器
C. 同步RS触发器
D. 主从JK触发器

23. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（B）
A. J=K=1
B. J=Q,K=/Q 当Qn=0，J=0，K=1，输出0；当Qn=1，J=1，K=0，输出1
C. J=/Q ,K=Q
D. J=Q,K=1

24. N个触发器可以构成能寄存（B）位二进制数码的寄存器
A. N-1
B. N
C. N+1
D. 2N

25. 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（A）
A. 0或/Q
B. 1
C. Q
D. /Q

26. 一位十六进制数可以用( C )位二进制数来表示
A. 1
B. 2
C. 4
D. 16

27. 下列逻辑电路中为时序逻辑电路的是（C）
A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器

28. 卡诺图上变量的取值顺序是采用( B )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
A. 二进制码
B. 循环码
C. ASCII码
D. 十进制码

29. A+BC= ( C ).
A. A+B
B. A+C
C. （A+B）（A+C）
D. B+C

30. 对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能
A. RS
B. D
C. T
D. T'问题补充：

31. 程序控制中,常用下列哪种电路作定时器（ B ）
A. 比较器
B. 计数器
C. 译码器
D. 编码器

32. 存储8位二进制信息要（ D ）个触发器
A. 2
B. 3
C. 4
D. 8

33. 常用的BCD码有( C ).
A. 奇偶校验码
B. 格雷码
C. 8421码
D. 汉明码

34. 以下电路中，加以适当辅助门电路，（ B ）适于实现单输出组合逻辑电路
A. 奇偶校验器
B. 数据选择器
C. 数值比较器
D. 七段显示译码器

35. 在一个8位的存储单元中，能够存储的最大无符号整数是( D ).
A. （256）10
B. （127）10
C. （FE）16
D. （255）10

36. 在何种输入情况下，“或非”运算的结果是逻辑1( A ).
A. 全部输入是0
B. 全部输入是1
C. 任一输入为0，其他输入为1
D. 任一输入为1

37. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）
A. 没有触发器
B. 没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关

38. 在下列逻辑电路中，不是组合逻辑电路的有（ D ）
A. 译码器
B. 编码器
C. 全加器
D. 寄存器

39. 当逻辑函数有n个变量时，共有( D )个变量取值组合？
A. n
B. 2n
C. n的平方
D. 2的n次方

总算做完了，采纳的话，记得加分啊，哈哈

③ 数字电路中，用卡诺图法化简为最简或与式，这里的约束条件是什么意思怎么应用详解过程，拍照上传。

一、具体分析

1、意思：约束条件里的项就是填X的无关项；

2、详解过程：

④ 数字电路，化简逻辑函数

①解
A异或B可以表示成：AB非+A非B ，用这样的形式去掉原式中的“异或”“同或”。再根据摩根定律和逻辑代数的方法一般就可以化简成 最简与或式。
如果遇到原式十分复杂的情况，可以用“卡诺图”来化简，其步骤一般是：
（1）将逻辑函数写成最小项表达式
（2）按最小项表达式填卡诺图，式中包含了的最小项其相应位置填1，其余填0
（3）合并最小项，将相邻的“1”圈成一组，每组含2^n个方格，每个包围圈对应一个新的乘积项（即一个最简与或项）。
（4）将所有包围圈对应的乘积项相加。得到最简与或表达式。

②解
几进制的计数器就是看该计数器计数计了多少个数然后返回初值。比如一个计数器从1开始计数，计到11的时候其下一个状态又变成1了，那么就是一个11进制的计数器。

③不好意思，这个我不确定哈，我估计是为了匹配逻辑门的输出电平。可以看成是一个上拉电阻。

④解
首先，逻辑电路的每个状态对应一个圈，圈内的数字是来表示该状态。圈之间一般有箭头，箭头表示状态的转换，即从一个状态转换到另一个状态。箭头上面的数字表示状态转换需要的条件。具体表示的是那个量，还要根据画出状态图的状态表。表头上肯定会写出的。

最后题，解
CP表示Clock Pulse 是工作时钟，图示的JK触发器根据JK触发器的逻辑表达式，当J=K=1时，输出的下一个状态 = 目前状态 取非。即Qn+1=Qn非。
另：图中哪有A，B啊？

参考资料：电子技术基础（数字部分） 高教
希望我的回答对你有帮助哈~ ^_^

⑤ 数字电路化简到最后有两种结果。看看一样不一样。

用卡诺图法化简逻辑表达式的原理是∶具有相邻性的最小项可以合并，并消去不同的因子。而合并最小项的一般规则就是∶如果有2^n(n=1,2,3…)个最小项相邻并排列成一个矩形组，则它们可以合并为一项，并消去n对因子。结果只包含这些最小项的公共因子。跟据上面所述我们常用的就是2,4,8项了，16项太大了不常用。

⑥ 对数字电路里的卡诺图有一点疑问，就是利用卡诺图化简的时候，斜对角的两个最小项能不能画圈

不能，但如果是四个角是可以的

⑦ 关于数字电路的这两道题怎么用卡诺图化简法

先将卡诺图画出来再说呀。难道卡诺图还要别人帮你画么
画卡诺圈时，同一个格子可以被多个圈包围，注意循环相邻（对边相邻、四角相邻）。

⑧ 高速数字电路中影响串扰的因素

在高速电路中信号的频率的变高、边沿变陡、电路板的尺寸变小、布线的密度变大，这些因素使得在高速数字电路的设计中，信号完整性问题越来越突出，其已经成为高速电路设计工程师不可避免的问题。串扰是指有害信号从一个网络转移到另一个网络，它是信号完整性问题中一个重要问题，在数字设计中普遍存在，有 可能出现在芯片、PCB板、连接器、芯片封装和连接器电缆等器件上。如果串扰超过一定的限度就会引起电路的误触发，导致系统无法正常工作。因此了解串扰问 题产生的机理并掌握解决串扰的设计方法，对于工程师来说是相当重要的。

串扰是信号在传输线上传播时，由于电磁耦合而在相邻的传输线上产生不期望的电压或电流噪声干扰，信号线的边缘场效应是导致串扰产生的根本原因。

当干扰线上有信号传输时，由于信号边沿电压的变化，在信号边沿附近的区域，干扰线上的分布电容会感应出时变的电场，而受害线处于这个电场里面， 所以变化的电场会在受害线上产生感应电流。可以把信号的边沿看成是沿干扰线移动的电流源，在它移动的过程中，通过电容耦合不断地在受害线上产生电流噪声。