集成電路和晶元的前景

① 集成電路專業就業前景

集成電路專業就業前景：學生畢業後可在高新技術企業、研究院所、大專院校等單位從事有內關工程技術的研究容、設計、技術開發、教學、管理以及設備維護等工作。

該專業培養掌握集成電路基本理論、集成電路設計基本方法，掌握集成電路設計的EDA工具，熟悉電路、計算機、信號處理、通信等相關系統知識，從事集成電路及各類電子信息系統的研究、設計、教學、開發及應用，具有一定創新能力的高級技術人才。

集成電路專業是多學科交叉、高技術密集的學科，主要以培養高層次、應用型、復合型的晶元設計工程人才為目標，為計算機、通信、家電和其它電子信息領域培養既具有系統知識又具有集成電路設計基本知識，同時具有現代集成電路設計理念的新型研究人才和工程技術人員。

主要學習電子信息類基本理論和基本知識，重點接受集成電路設計與集成系統方面的基本訓練，具有分析和解決實際問題等方面的基本能力。

② 電子行業中，集成電路發展前景怎樣

你現在存在一個嚴重的定位問題，本科生並不是不拿電烙鐵的，你學的是工版科，你的動權手能力必須要強，如果什麼東西都是用眼睛看，不親自操作，不會有多大的進步。
人都是從最底層干起的，你連電烙鐵怎麼用都不會你就能搞設計了嗎？不現實！如果有能力在基層經過鍛煉這樣的經歷是很重要的，要擺正心態最重要，並且現在的本科生太多了，不要端著架子，要把從前的都忘了。
這也是作為一個工作幾年的人的忠告。

③ 集成電路設計與集成系統這個專業有什麼好的前景嗎，能好就業么，就也有好的收入嗎最大職業能幹什麼

科 別：理工
培養目標：本專業旨在培育德，智，體全面發展，知識結構合理，基礎扎實，勇於創新，個性突出，具有良好的科學素養和國際競爭力，適應社會主義現代化建設需要的高級人才。
培養要求：要求本專業的學生掌握集成電路與集成系統的基本原理、設計方法、製造工藝、測試技術與應用方法，掌握新型相關設計軟體的應用，了解集成電路與集成系統領域中的新發展與新技術，具有良好的科學與工程素養，具有較強的自學能力和分析解決問題的能力及外語應用能力，能從事集成電路與集成系統的研究、設計、開發、製造、測試與應用工作
畢業能力：能夠熟練的參與集成電路製造、測試、封裝
核心課程：固體電子學、電路優化設計、數字通訊、系統通信網路理論基礎、數字集成電路設計、模擬集成電路設計、集成電路CAD、微處理器結構及設計、系統晶元（SoC）與嵌入式系統設計、射頻集成電路、大規模集成電路測試方法學、微電子封裝技術、微機電系統（MEMS）、VLSI數字信號處理、集成電路製造工藝及設備、
主要課程：計算機應用技術、模擬電路與數字電路、電路分析基礎、信號與系統、集成電路應用實驗、現代工程設計制圖、微機原理與應用、軟體技術基礎、量子力學與統計物理、固體電子學、電磁場與波、現代電子技術綜合實驗等
實踐課程：----
學制學位：四年工學學士
畢業流向：各大半導體公司 晶元設計公司
這個專業很好,在電子類薪酬史最告的,就業前景都是中國未來發展的重點產業,如果讀這個專業最好讀到碩士.

④ 晶元發展前景

1.器件特徵尺寸減小
隨著信息技術與材料工程技術的發展，晶元器件的特徵尺寸將逐步實現物理極限的突破，呈現出物理尺寸逐漸減小、性能和穩定性逐漸增加的發展趨勢，未來將可能出現從微米到納米再到亞納米、超納米的尺寸等級。中國晶元發展趨勢分析，這種集成器件的體積減小將使得電路的集成度更高，製造工藝更加復雜，同時對於晶元質量的需求也越來越高，將極大地推動攜帶型智能設備的發展和推廣。據國際半導體技術發展協會估計，未來特徵尺寸為22mm的CMOS電路以及實際柵長為9mm的MPU將會實現。

2.新材料和新器件的出現
中國晶元發展趨勢分析，未來隨著晶元特徵尺寸的不斷減小，晶元的集成度越來越高，同時體積也越來越小，對材料的性能要求也在不斷提升，這種晶元的性能突破將迫使新材料和新器件的不斷涌現，也必將極大地提升集成晶元的技術水平，當下人們普遍認為鐵電存儲器將是在DRAM之後的下一代半導體存儲器件。

3.系統集成晶元
中國晶元發展趨勢分析，系統集成晶元也叫SOC，該技術得到了國內外專家的大力支持，並且很多研究機構已經開始著手研究SOC技術的應用項目。SOC技術將微處理器、模擬IP核、數字IP核以及片外存儲器控制介面等功能集於一身，使得電路系統設計兼具穩定性和低功耗的特點，解決了很多傳統集成電路中面臨的主要問題，在未來必將引發一場以晶元為特色的電子信息產業化革命。

⑤ 集成電路設計與集成系統專業以後就業前景好低嗎

集成電路設計專業的畢業生，一般會去集成電路設計公司工作。但大多數公司需要更高學歷或經驗。西安市有一些設計公司，國內外都有，如英飛凌。IC設計行業是朝陽行業，總的看發展前景很好。但能否把握住機會，還要看自己的能力和運氣。

但是絕大部分都考研了，畢竟做這行的一個碩士文憑還算很有必要的。同時考研對於你的鍛煉本專業所需要的思維能力有一個很好的幫助，同時你能接觸到一群比你大學同學更加優秀的考研同學，還有一位好的導師。對於你的未來的很有作用的。雖然這個專業本科就能就業，但是繼續深造會更加好。

⑥ 跪求(集成電路晶元封裝技術的發展前景)

先進的晶元尺寸封裝(CSP)技術及其發展前景
2007/4/20/19:53 來源：微電子封裝技術

汽車電子裝置和其他消費類電子產品的飛速發展，微電子封裝技術面臨著電子產品「高性價比、高可靠性、多功能、小型化及低成本」發展趨勢帶來的挑戰和機遇。QFP（四邊引腳扁平封裝）、TQFP（塑料四邊引腳扁平封裝）作為表面安裝技術（SMT）的主流封裝形式一直受到業界的青睞，但當它們在0.3mm引腳間距極限下進行封裝、貼裝、焊接更多的I/O引腳的VLSI時遇到了難以克服的困難，尤其是在批量生產的情況下，成品率將大幅下降。因此以面陣列、球形凸點為I/O的BGA（球柵陣列）應運而生，以它為基礎繼而又發展為晶元尺寸封裝（ChipScalePackage，簡稱CSP）技術。採用新型的CSP技術可以確保VLSI在高性能、高可靠性的前提下實現晶元的最小尺寸封裝（接近裸晶元的尺寸），而相對成本卻更低，因此符合電子產品小型化的發展潮流，是極具市場競爭力的高密度封裝形式。

CSP技術的出現為以裸晶元安裝為基礎的先進封裝技術的發展，如多晶元組件(MCM)、晶元直接安裝(DCA),注入了新的活力，拓寬了高性能、高密度封裝的研發思路。在MCM技術面臨裸晶元難以儲運、測試、老化篩選等問題時，CSP技術使這種高密度封裝設計柳暗花明。

2CSP技術的特點及分類

2.1CSP之特點

根據J-STD-012標準的定義，CSP是指封裝尺寸不超過裸晶元1.2倍的一種先進的封裝形式[1]。CSP實際上是在原有晶元封裝技術尤其是BGA小型化過程中形成的，有人稱之為μBGA（微型球柵陣列，現在僅將它劃為CSP的一種形式），因此它自然地具有BGA封裝技術的許多優點。

(1)封裝尺寸小，可滿足高密封裝CSP是目前體積最小的VLSI封裝之一，引腳數（I/O數）相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。

由表1可見，封裝引腳數越多的CSP尺寸遠比傳統封裝形式小，易於實現高密度封裝，在IC規模不斷擴大的情況下，競爭優勢十分明顯，因而已經引起了IC製造業界的關注。

一般地，CSP封裝面積不到0.5mm節距QFP的1/10，只有BGA的1/3~1/10[3]。在各種相同尺寸的晶元封裝中，CSP可容納的引腳數最多，適宜進行多引腳數封裝，甚至可以應用在I/O數超過2000的高性能晶元上。例如，引腳節距為0.5mm，封裝尺寸為40×40的QFP，引腳數最多為304根，若要增加引腳數，只能減小引腳節距，但在傳統工藝條件下，QFP難以突破0.3mm的技術極限；與CSP相提並論的是BGA封裝，它的引腳數可達600~1000根，但值得重視的是，在引腳數相同的情況下，CSP的組裝遠比BGA容易。

（2）電學性能優良CSP的內部布線長度（僅為0.8~1.0mm）比QFP或BGA的布線長度短得多[4]，寄生引線電容(<0.001mΩ)、引線電阻（<0.001nH）及引線電感（<0.001pF）均很小，從而使信號傳輸延遲大為縮短。CSP的存取時間比QFP或BGA短1/5~1/6左右，同時CSP的抗噪能力強，開關雜訊只有DIP（雙列直插式封裝）的1/2。這些主要電學性能指標已經接近裸晶元的水平，在時鍾頻率已超過雙G的高速通信領域，LSI晶元的CSP將是十分理想的選擇。

(3)測試、篩選、老化容易MCM技術是當今最高效、最先進的高密度封裝之一，其技術核心是採用裸晶元安裝，優點是無內部晶元封裝延遲及大幅度提高了組件封裝密度，因此未來市場令人樂觀。但它的裸晶元測試、篩選、老化問題至今尚未解決，合格裸晶元的獲得比較困難，導致成品率相當低，製造成本很高[4]；而CSP則可進行全面老化、篩選、測試，並且操作、修整方便，能獲得真正的KGD晶元，在目前情況下用CSP替代裸晶元安裝勢在必行。

（4）散熱性能優良CSP封裝通過焊球與PCB連接，由於接觸面積大，所以晶元在運行時所產生的熱量可以很容易地傳導到PCB上並散發出去；而傳統的TSOP（薄型小外形封裝）方式中，晶元是通過引腳焊在PCB上的，焊點和pcb板的接觸面積小，使晶元向PCB板散熱就相對困難。測試結果表明，通過傳導方式的散熱量可佔到80%以上。

同時，CSP晶元正面向下安裝，可以從背面散熱，且散熱效果良好，10mm×10mmCSP的熱阻為35℃/W，而TSOP、QFP的熱阻則可達40℃/W。若通過散熱片強製冷卻，CSP的熱阻可降低到4.2，而QFP的則為11.8[3]。

（5）封裝內無需填料大多數CSP封裝中凸點和熱塑性粘合劑的彈性很好，不會因晶片與基底熱膨脹系數不同而造成應力，因此也就不必在底部填料(underfill)，省去了填料時間和填料費用[5]，這在傳統的SMT封裝中是不可能的。

（6）製造工藝、設備的兼容性好CSP與現有的SMT工藝和基礎設備的兼容性好，而且它的引腳間距完全符合當前使用的SMT標准（0.5~1mm），無需對PCB進行專門設計，而且組裝容易，因此完全可以利用現有的半導體工藝設備、組裝技術組織生產。

2.2CSP的基本結構及分類

CSP的結構主要有4部分：IC晶元，互連層，焊球（或凸點、焊柱），保護層。互連層是通過載帶自動焊接（TAB）、引線鍵合（WB）、倒裝晶元（FC）等方法來實現晶元與焊球（或凸點、焊柱）之間內部連接的，是CSP封裝的關鍵組成部分。CSP的典型結構如圖1所示[6]。

目前全球有50多家IC廠商生產各種結構的CSP產品。根據目前各廠商的開發情況，可將CSP封裝分為下列5種主要類別[7、3]：

（1）柔性基板封裝（FlexCircuitInterposer）由美國Tessera公司開發的這類CSP封裝的基本結構如圖2所示。主要由IC晶元、載帶（柔性體）、粘接層、凸點（銅/鎳）等構成。載帶是用聚醯亞胺和銅箔組成。它的主要特點是結構簡單，可靠性高，安裝方便，可利用原有的TAB（TapeAutomatedBonding）設備焊接。

（2）剛性基板封裝（RigidSubstrateInterposer）由日本Toshiba公司開發的這類CSP封裝,實際上就是一種陶瓷基板薄型封裝，其基本結構見圖3。它主要由晶元、氧化鋁（Al2O3）基板、銅（Au）凸點和樹脂構成。通過倒裝焊、樹脂填充和列印3個步驟完成。它的封裝效率（晶元與基板面積之比）可達到75％，是相同尺寸的TQFP的2.5倍。

（3）引線框架式CSP封裝（CustomLeadFrame）由日本Fujitsu公司開發的此類CSP封裝基本結構如圖4所示。它分為Tape-LOC和MF-LOC

兩種形式，將晶元安裝在引線框架上，引線框架作為外引腳，因此不需要製作焊料凸點，可實現晶元與外部的互連。它通常分為Tape-LOC和MF-LOC兩種形式。

（4）圓片級CSP封裝（Wafer-LevelPackage）由ChipScale公司開發的此類封裝見圖5。它是在圓片前道工序完成後，直接對圓片利用半導體工藝進行後續組件封裝，利用劃片槽構造周邊互連，再切割分離成單個器件。WLP主要包括兩項關鍵技術即再分布技術和凸焊點製作技術。它有以下特點：①相當於裸片大小的小型組件（在最後工序切割分片）；②以圓片為單位的加工成本（圓片成本率同步成本）；③加工精度高（由於圓片的平坦性、精度的穩定性）。

(5)微小模塑型CSP(MinuteMold)由日本三菱電機公司開發的CSP結構如圖6所示。它主要由IC晶元、模塑的樹脂和凸點等構成。晶元上的焊區通過在晶元上的金屬布線與凸點實現互連，整個晶元澆鑄在樹脂上，只留下外部觸點。這種結構可實現很高的引腳數，有利於提高晶元的電學性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高I/O數需求。同時由於它無引線框架和焊絲等，體積特別小，提高了封裝效率。

除以上列舉的5類封裝結構外，還有許多符合CSP定義的封裝結構形式如μBGA、焊區陣列CSP、疊層型CSP（一種多晶元三維封裝）等。

3CSP封裝技術展望

3.1有待進一步研究解決的問題

盡管CSP具有眾多的優點，但作為一種新型的封裝技術，難免還存在著一些不完善之處。

（1）標准化每個公司都有自己的發展戰略，任何新技術都會存在標准化不夠的問題。尤其當各種不同形式的CSP融入成熟產品中時，標准化是一個極大的障礙[8]。例如對於不同尺寸的晶元，目前有多種CSP形式在開發，因此組裝廠商要有不同的管座和載體等各種基礎材料來支撐，由於器件品種多，對材料的要求也多種多樣，導致技術上的靈活性很差。另外沒有統一的可靠性數據也是一個突出的問題。CSP要獲得市場准入，生產廠商必須提供可靠性數據,以盡快制訂相應的標准。CSP迫切需要標准化，設計人員都希望封裝有統一的規格，而不必進行個體設計。為了實現這一目標，器件必須規范外型尺寸、電特性參數和引腳面積等，只有採用全球通行的封裝標准，它的效果才最理想[9]。

（2）可靠性可靠性測試已經成為微電子產品設計和製造一個重要環節。CSP常常應用在VLSI晶元的制備中，返修成本比低端的QFP要高，CSP的系統可靠性要比採用傳統的SMT封裝更敏感，因此可靠性問題至關重要。雖然汽車及工業電子產品對封裝要求不高，但要能適應惡劣的環境，例如在高溫、高濕下工作，可靠性就是一個主要問題。另外，隨著新材料、新工藝的應用，傳統的可靠性定義、標准及質量保證體系已不能完全適用於CSP開發與製造，需要有新的、系統的方法來確保CSP的質量和可靠性，例如採用可靠性設計、過程式控制制、專用環境加速試驗、可信度分析預測等。

可以說，可靠性問題的有效解決將是CSP成功的關鍵所在[10,11]。
（3）成本價格始終是影響產品（尤其是低端產品）市場競爭力的最敏感因素之一。盡管從長遠來看，更小更薄、高性價比的CSP封裝成本比其他封裝每年下降幅度要大，但在短期內攻克成本這個障礙仍是一個較大的挑戰[10]。

目前CSP是價格比較高，其高密度光板的可用性、測試隱藏的焊接點所存在的困難（必須藉助於X射線機）、對返修技術的生疏、生產批量大小以及涉及局部修改的問題，都影響了產品系統級的價格比常規的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是隨著技術的發展、設備的改進，價格將會不斷下降。目前許多製造商正在積極採取措施降低CSP價格以滿足日益增長的市場需求。

隨著便攜產品小型化、OEM（初始設備製造）廠商組裝能力的提高及矽片工藝成本的不斷下降，圓片級CSP封裝又是在晶圓片上進行的，因而在成本方面具有較強的競爭力，是最具價格優勢的CSP封裝形式，並將最終成為性能價格比最高的封裝。

此外，還存在著如何與CSP配套的一系列問題，如細節距、多引腳的PWB微孔板技術與設備開發、CSP在板上的通用安裝技術[12]等，也是目前CSP廠商迫切需要解決的難題。

3.2CSP的未來發展趨勢

（1）技術走向終端產品的尺寸會影響攜帶型產品的市場同時也驅動著CSP的市場。要為用戶提供性能最高和尺寸最小的產品，CSP是最佳的封裝形式。順應電子產品小型化發展的的潮流，IC製造商正致力於開發0.3mm甚至更小的、尤其是具有盡可能多I/O數的CSP產品。據美國半導體工業協會預測，目前CSP最小節距相當於2010年時的BGA水平（0.50mm），而2010年的CSP最小節距相當於目前的倒裝晶元（0.25mm）水平。

由於現有封裝形式的優點各有千秋，實現各種封裝的優勢互補及資源有效整合是目前可以採用的快速、低成本的提高IC產品性能的一條途徑。例如在同一塊PWB上根據需要同時納入SMT、DCA，BGA，CSP封裝形式（如EPOC技術）。目前這種混合技術正在受到重視，國外一些結構正就此開展深入研究。

對高性價比的追求是圓片級CSP被廣泛運用的驅動力。近年來WLP封裝因其寄生參數小、性能高且尺寸更小（己接近晶元本身尺寸）、成本不斷下降的優勢，越來越受到業界的重視。WLP從晶圓片開始到做出器件，整個工藝流程一起完成，並可利用現有的標准SMT設備，生產計劃和生產的組織可以做到最優化；硅加工工藝和封裝測試可以在矽片生產線上進行而不必把晶圓送到別的地方去進行封裝測試；測試可以在切割CSP封裝產品之前一次完成，因而節省了測試的開支。總之，WLP成為未來CSP的主流已是大勢所驅[13~15]。

（2）應用領域CSP封裝擁有眾多TSOP和BGA封裝所無法比擬的優點，它代表了微小型封裝技術發展的方向。一方面，CSP將繼續鞏固在存儲器（如快閃記憶體、SRAM和高速DRAM）中應用並成為高性能內存封裝的主流；另一方面會逐步開拓新的應用領域，尤其在網路、數字信號處理器（DSP）、混合信號和RF領域、專用集成電路（ASIC）、微控制器、電子顯示屏等方面將會大有作為，例如受數字化技術驅動，便攜產品廠商正在擴大CSP在DSP中的應用，美國TI公司生產的CSP封裝DSP產品目前已達到90％以上。

此外，CSP在無源器件的應用也正在受到重視，研究表明，CSP的電阻、電容網路由於減少了焊接連接數，封裝尺寸大大減小，且可靠性明顯得到改善。
（3）市場預測CSP技術剛形成時產量很小，1998年才進入批量生產，但近兩年的發展勢頭則今非昔比，2002年的銷售收入已達10.95億美元，佔到IC市場的5%左右。國外權威機構「ElectronicTrendPublications」預測，全球CSP的市場需求量年內將達到64.81億枚，2004年為88.71億枚，2005年將突破百億枚大關，達103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲器方面應用更快，預計年增長幅度將高達54.9%。

⑦ 現在，中國的晶元行業發展怎麼樣了

當前，我國晶元行業已上升到國家戰略高度。《中國製造2025》明確提出，到2020年，國產晶元自回給率要達到50%;工信答部提出的「十三五」目標中，到2020年，集成電路行業年均增速超過20%。
晶元的發展是新時期互聯網相關行業發展的主要技術支撐，對技術實力要求較高，高端晶元領域我國的海外依存度較高。但是在我國製造業發展的推動下，國內晶元代工企業發展迅速。據前瞻《2018-2023年中國晶元行業市場需求與投資規劃分析報告》數據顯示，2016年，我國晶元代工企業總體市場佔有率達到80%。
5G新時期的到來，中國以華為、中興等為代表的設備製造商和以移動、聯通、電信為代表的移動通信運營商的積極推動，使得我國5G發展位於全球領先地位，華為企業5G晶元的研發的商用化的推廣，讓中國有機會在高端晶元生產企業搶佔一席之地，實現行業發展的突破。

⑧ 工信部回應晶元行業缺貨潮，晶元行業未來發展前景如何

總的來看，當前我國晶元產業，一方面具備比較優勢的中游製造環節已出現了較好的發展態勢;另一方面國內晶元產業依然還是處於發展初期，關鍵領域晶元的自給率仍然較低。分析人士表示，以晶元產業為代表的新興產業，其涌現具有劃時代的意義，它不僅是中國及世界經濟轉型發展的風向標，也是新興產業崛起的一次契機。隨著我國晶元產業的持續發展及利好政策的陸續出台，該領域已開始受到資本市場的關注。

國家信息安全大戰略造安全晶元大市場:晶元作為信息產業的核心,其重要性不言而喻。但是長久以來中國的晶元市場被國外企業壟斷,即使在政務、金融、民政、公安這樣的關鍵領域,我們也廣泛使用外國晶元,信息安全隱患巨大。“菱鏡門亊件”更是將這種隱患表現的淋漓盡致 。

晶元設計位於半導體產業的最上游，是半導體產業最核心的基礎，擁有極高的技術壁壘，需要大量的人力、物力投入，需要較長時間的技術積累和經驗沉澱。目前，國內企業在 CPU 等關鍵領域與國外企業仍有較大的技術差距，短時間內實現趕超具有很大難度。但從近幾年的產業發展來看，技術差距正在逐步縮小。同時，在國家大力倡導發展半導體的背景下，逐步實現晶元國產化可期。

⑨ 集成電路後端設計前景如何

前端和後端在前途上沒有必然的好與不好之分，各有優勢，大公司分的很細在各個階段的設計上都有做的好的，做好了都沒有不好的。
首先，前端不是碼農那麼簡單，因為先要明確是數字還是模擬電路，因為提問的朋友似乎是模擬後端吧。模擬電路設計的前端是原理圖和模擬，不存在代碼問題。而數字前端的工程師要考慮到演算法、寫代碼、方針，當然做到後邊有經驗了還需要具備系統應用方面的設計知識，簡單的說就是電路板級的設計，因為晶元最終是用在系統上的，有經驗的前端工程師是關鍵，也很有可能成為設計公司技術部門的老大。個人的感覺歡迎批評指正。
後邊是我要說明的，在集成電路設計中，分數字和模擬。模擬電路分前端（circuit design，電路設計）、後端（layout，版圖）。數字電路也分前端（一般是演算法和代碼），後端（數字電路的後端就是布局布線）。前端設計主要是功能設計、模擬。而後端就是把前端工程師的設計實現，這點在數字和模擬里都一樣。前端設計對工程師腦力的挑戰比較大，畢竟要設計出功能和性能都滿足指標的電路需要仔細鑽研（尤其模擬電路的design）。後端確實被部分人形容為體力活，但是，後端非常關鍵，好的後端工程師能夠保證實現出來的電路在性能上與電路設計的方針結果接近，同時，還能優化面積（數字、模擬都一樣，只是方法截然不同）。所謂的經驗，不論前端後端都需要。在模擬電路設計中，layout工程師往往有一種感覺是聽從設計工程師的，但其實不然，好的layout工程師能夠反饋非常有用的意見，反而能夠指導設計工程師在設計電路時忽略的東西（因為design有的不會畫版圖，設計的電路讓版圖工程師很為難）。經驗是最重要的，前端後端在工作的工資上你不用擔心，只要水平到了，都是差不多的。

「模擬電路設計工程師」（模擬電路前端）很費頭腦，需要很有鑽研精神，雖然沒有版圖工程師工作起來體力上那麼累，但是壓力大，腦力耗費嚴重。

「模擬電路版圖工程師」（模擬電路後端）很費體力，但不僅僅是畫畫圖那麼簡單，有經驗的後端工程師會對電路也有一定了解，知道怎麼畫最匹配、干擾最小、失調小等，當然會使用skill語言也是好的版圖工程師需要具備的能力，就業不用愁，干這個活的公司隨時都可以招，待遇差不了。本科生做，就是皮毛，簡單畫圖。研究生也是稍微有經驗會好一些，也需要慢慢學習長經驗。

「數字前端工程師」，但對流程還是知道些，需要做演算法、寫代碼、模擬、FPGA模擬調試。最好了到後邊還要牽扯到應用上，系統級別，做好了也非常厲害。

「數字後端工程師」，這個主要就是布局布線，首先對工具熟悉是必要的，其次好的布局布線也有演算法在里邊，這個人才比較缺，不愁找工作的，待遇一樣牛氣的很，有的公司還經常會把這個階段的工作外包給外邊有經驗的公司和工程師，這個職位太需要經驗了，牽扯到晶元的性能和成本啊。

總的來說集成電路設計的工程師只要好好鑽研學習，長經驗，待遇前景差不了，好的公司去了，月薪10K到20K都是保底的。不要僅看剛畢業的待遇，剛畢業沒經驗，研究生比本科好很多，但是也不夠，畢竟公司和實驗室不一樣，我建議2年後才是開始，這是再來看給你多少錢。

有一點是最重要的，做前端和後端你不要太執著於此，這個前景上區別不大，而且工作後也不是不能轉，研究生使勁鑽研，就業時候很從容的找個正規的集成電路的公司，前途很光明。

⑩ 中國加快晶元國產化，晶元未來的發展前景會如何

中國加快了晶元的國產化，未來晶元的發展應該是多種技術並行，現在製造高精度的晶元主要就是通過光刻機，顯然未來光刻機也是非常非常重要的一環，但是應該會有其他的技術出現不單純指望這個光刻機，因為兩納米之後的路到底怎麼走，現在是有爭議的。

如果說未來的5~10年，我們的晶元真的能夠實現大規模的國產化了，那個時候我們的電子產品逐漸站起來就有很大可能了，就不需要在不斷的依賴外國了，那個時候這些電子產品的價格就能夠進一步下壓。不止是手機電腦，甚至是智能化的汽車都是差不多的，因為晶元的精度高了，不光能應用在手機上，其他的產品也都可以。