數字採集電路

⑴ 智能儀器的數據採集電路為什麼要對采樣保持器進行設計

對采樣保持器進行設計可以提高儀器的精度和可靠性配拿頃。
1、根據查詢儀器網顯示，采樣保持器可以將輸入信號進行采培陸樣和保持，以保證數據的准確性和穩定性。
2、在采樣過程中，信號會受到雜訊、漂移等影響，需要通過采樣保持器對輸入信號進行濾波和放大，以提敏攔高信號的質量和可靠性。
3、采樣保持器還可以將輸入信號轉換為數字信號，方便後續處理和分析。

⑵ ad採集電路正負電源數字量

AD（模數旦逗碼轉換器）採集電路需要一個模哪參考電壓，一般情況下，參考電壓是通過外部提供的正負電源來實現的。在使用單電源供電的情況下，需要使用運算放大器或其他電路來產生一個偏置電壓，以便使輸入信號可以被轉換為正值。而在使用正負電源供電的情況下，可以直接使用這兩個電源來產生參考電壓，從而實現對輸入信號的轉換。在指褲數字量輸出方面，一般採用TTL或CMOS電平輸出，其電平分別為0V和5V（或3.3V）。需要注意的是，AD採集電路的設計需要根據具體應用場景進行優化，以滿足不同的精度、速度和功耗要求。

⑶ DIS是什麼

DIS指的是數字系統。

"DIS" 是英文"Digital Information System"的縮寫，即數字系統。在物理學中有很多物理量，如距離、位移、力、飢兄手速度、溫度、壓強、電壓、電流、等，都可以用DIS進行測量。

DIS基本結構：感測器，數據採集器，計算機。

感測器：可以測量力，位移，溫度，光，電壓，電流等各種物理量，並將物理量轉化成相應的電信號。

數據採集器：將感測器採集到的各種電信號進行處理後輸入計算機。

(3)數字採集電路擴展閱讀：

數字系統特點

數字系統又稱為數字電路。集成度高，體積小，功耗低是數字電路突出的優點之一。

電路的設計、維修、維護靈活方便，隨著集成電路技術的高速發展，數字邏輯電路的集成度越來越高塵賀，集成電路塊的功能隨著小規模集成電路（SSI）、中規模集成電路（MSI）、大規模集成電路（LSI）。

電路的設計組成只需採用一些標準的集成電路塊單元連接而成。對於非標準的特殊電路還可以使用可編程序邏輯陣列電爛嫌路，通過編程的方法實現任意的邏輯功能。

⑷ 數據採集電路設計

  將模擬信號轉換成數字信號的電路，稱為 模數轉換器 ，簡稱A/D轉換器或ADC（Analog to Digital Converter），A/D轉換的作用是將時間連續、幅值也連續的模擬信號轉換為時間離散、幅值也離散的數字信號。

  A/D轉換一般要經過取樣、保持、量化及編碼4個過程。在實際電路中，這些過程有的是合並進行的，例如，取樣和保持，量化和編碼往往都是在轉換過程中同時實現的

   A/D轉換器所能轉換模擬信號的電壓范圍 。

  A/D轉換器所能分辨模擬輸入信號的最小變化量。

  設A/D轉換器的位數為n，滿量程電壓為FSR，按照定義計算可得轉換器的解析度為

  例如，一個滿量程電壓為10V的12位A/D轉換器，能夠分辨模擬輸入電壓變化的最小值為

  A/D轉換器解析度的高低取決於位數的多少。因此，目前一般都簡單地用A/D轉換器的位數n來簡介代表解析度。

  絕對精度是指轉換器對應輸出數碼的實際模擬輸入電壓與理想模擬輸入電壓之差。

  存在的問題：在A/D轉換時，量化帶內的任意模擬輸入電壓都能產生同一輸出數碼。

  相對精度是絕對精度與滿量程電壓值之比的包分數。

  轉換時間是指，按照規定的精度將模擬輸入信號轉換為數字信號並輸出所需要的時間。

  轉換速率是指，每秒轉換的次數。

  使最低有效位成「1」狀時，實際輸入電壓與理論輸入電壓之差。這一差值電壓稱作偏移電壓。一般以滿量程電壓值的百分數表示。
  該誤差主要是失調電壓與溫漂造成的。

  滿量程輸出數碼時，實際模擬輸入電壓與理想模擬輸入電壓之差。

  逐次逼近式A/D轉換器的工作原理如圖所示。

  假設逐次逼近寄存器SAR是8位的，基準電壓是10.24V，模擬輸入電壓為8.3V，轉換成二進制數碼，工作過程如下：

  雙斜積分式A/D轉換器是一種間接比較型A/D轉換器，它主要由積分器、電壓比較器、計數器、時鍾發生器和控制邏輯等部分組成。首先利用兩次積分將輸入的模擬電壓轉換成脈沖寬度，然後再以數字測時的方法，將次脈沖寬度轉換成數碼輸出。

（1）預備階段
  開始工作前，控制電路令開關K4和開關K5閉合，使電容C放掉電荷，積分器輸出為零，同時使計數器復零。

（2）采樣階段
   控制電路將開關K1接通，模擬信號Ui接入A/D電路，被積分器積分，同時打開控制門，讓計數器計數。當被采樣信號電壓為直流電壓或變化緩慢的電壓時，積分器將輸出一斜變電壓，其方向取決於Ui的極性，這里Ui為攔碼負，則積分器輸出波形時向上斜變的。
   其方向取決於Ui的極性，這里Ui為負，則積分器輸出波形時向上斜變的。如下圖所示。經過一個固定時間t1後，計數器達到其滿量限N1值，計數器復零而送出一個溢出脈沖。此溢出脈沖式控制電路發出信號，將K2接通，接入基準電壓+UREF（若Ui為正，則接通K3），至此采樣階段結束。

（3）編碼階段
   當開關K2接通（模擬開關總是接向與Ui極性相反的基準電壓），+UREF接入電路，積分器向相反方向積分，即積分器輸出由原來的Uox值者悄向零電平方向斜變，斜率恆定。如圖所示，與此同時，計數器又從零開始計數。當積分器輸出電平為零時，比較器有信號輸出，控制電路收到首衡渣比較器信號後發出關門信號，積分器停止積分，計數器停止計數，並發出記憶指令，將此階段計得數字N2記憶下來並輸出。這一階段被積分的電壓時固定的基準電壓UREF，所以積分器輸出電壓的斜率不變，與所計數字N2對應的t2稱為反向積分時間。這個階段常稱定值積分階段，定值積分結束時得到數字N2便是轉換結果。

⑸ 數據採集電路由4-20MA轉換成1-5V

從圖中可看到，當輸入為4-20mA時，R上能得到1-5V的輸出。但是這個電路的負載能力很差。當輸出端並聯一個負載後，對R產生分流，使得輸出電壓變低。為了提高輸出精度，必須盡可能地減小負載的分流作用，也就是要提高負載的阻抗。在電路的輸出端加一個射跟電路是一個可行的方案。