nco電路

⑴ 求助，NCO模擬問題

CORDIC迭代演算法的一種最直接的實現方法是，只設計一級CORDIC運算迭代單元，然後在系統時鍾的驅動下，將本級的輸出作為本級的輸入，通過同一級迭代完成運算。這種方法雖然很直觀，但是為了將計算結果提供給下一級運算而導致佔用了大量的寄存器，帶來許多額外的資源消耗。而最大的缺點是運算速度較慢(需要n-1個時鍾周期才能輸出一個數據)，不利於數據的高速實時處理。因此在實際設計中，採用的是圖2所示的由16級CORDIC運算單元組成的流水線結構，正常工作時只需1個時鍾周期就能輸出1個數據，為數據實現高速實時處理提供了前提。每一級實現的功能是根據式(5)進行一次迭代，移位的位數等於當前的迭代級數，加減法選擇由該級中Z的最高位(符號位)決定，得到下一級的X、Y和Z的值。經過16級流水線運算後，Z的值變為0，X和Y的值則為初始值z0的餘弦和正弦值。每一級電路結構主要包括2個移位器和3個加(減)法器，級與級之間直接相連，不需要額外的寄存器。θi的值為arctan(2-i)，可將該小數轉換為二進制數後，存儲於存儲單元中，為每一級流水線提供查找表。若對於16級的流水線結構，則的范圍是0～15。利用ALTERA公司的QuartusII軟體，採用VHDL硬體描述語言對上述數控振陵豎盪器結構進行描述，在Modlesim上旁禪通過功能模擬，結果正確後綜合出電路網表尺啟大，最後將程序下載至ALTERA公司生產的Stratix器件EP1S20B780C6實現。由於設計中採用了Stratix器件，該器件的32位加減器工作頻率可以達到90MHZ以上，為產生高速的正交信號提供高速可靠的的工作時鍾。考慮到NCO的工作時鍾瓶頸是在相位累加器，因此可以根據具體需要縮減相位累加器的位數來提高NCO的工作時鍾。本文設計的NCO工作時鍾為100MHz，相位累加器的位數為16位，輸入的頻率控制字為4CCCH，根據公式：其中：Φword為輸入的頻率控制字；fclk為工作時鍾；N為相位累加器位數，可算出NCO輸出的正餘弦信號的頻率；fout為30MHZ；頻率解析度Δf≈1.5kHz。頻率解析度說明了若通過輸入頻率控制字來改變輸出正餘弦信號的頻率時，可以達到1.5kHz的最小步進。另外，也可以根據實際需要的頻率改變輸入頻率控制字值。當然，NCO輸出頻率的上限要受到Nyquist定律的限制，即fout的最大值為fclkP2，實際設計一般不大於0.4fclk。圖3為數控振盪器的部分模擬時序圖。

⑵ 平方環法的原理

在軟體無線電(SDR)技術實現的收發系統中,數字鎖相環在載波同步、位同步、相干解調、信號跟蹤、頻率選擇等方面發揮著重要作用,已成為數字調制／解調,數字上變頻／下變頻中不可缺少的核心器件.接收機為了提取載波,普遍採用平方環法和科斯塔斯環法,其中平方環以其電路結構簡單而得到了廣泛應用.但在平方環電路的設計中,由於NCO(或VCO)工作在2ωc頻率上,當環路鎖定後,其NCO(或VCO)的輸出需經過二分頻才能得到所需載波.而二分頻電路在實現過程中,特別是在對NCO進行數字分頻時,用FPGA實現太耗資源.
以下提出一種新的數字平方環電路,實現了從BPSK信號中提取相干載波的功能,簡單易行,便於實現,並對其進行了數學推導和建模模擬,具有良好的實用價值.
1鎖相環的結構
鎖相環(PLL)由鑒相器(PD)、環路濾波器(LF)以及數控振盪器(NCO)組成,如圖1所示.
鑒相器通常由乘法器來實現,鑒相器輸出的相位誤差信號經過環路濾波器濾波後,作為數控振盪器的控制信號,而數控振盪器的輸出又反饋到鑒相器,在鑒相器中與輸入信號進行相位比較.PLL是一個相位負反饋系統,當PLL鎖定後,數控振盪器的輸出信號相位將跟蹤輸入信號的相位變化,這時數控振盪器的輸出信號頻率與輸入信號頻率相等,但相位保持一個微小誤差.
2平方環法的工作原理
在平方環載波恢復電路中,BPSK信號經平方後得到兩倍載頻的頻譜分量,用鎖相環提取這一分量,然後進過二分頻可得到載頻分量,如圖2所示.
因鑒相器採用乘法器實現,則鑒相器輸出相位誤差信號為：
其中,Kd=KpA／4.環路濾波器的輸出僅與數控振盪器輸出和輸入信號之間相位差有關,控制電壓,以准確地對數控振盪器進行調整.顯然,當本地恢復的同相載波與調制載波達到同頻同相時,△φ=0.因此,解調的關鍵在於調整NCO輸出信號的頻率和相位,使其最終滿足△φ=0或在一個很小的范圍內,即相干解調的本地載波同步問題.鎖相環在工作時可能鎖定在任何一個穩定平衡點上.這意味著恢復出的相干載波可能與所需要的理想本地載波同相,也可能反相.由於本地參考載波有0,π模糊度,因而解調得到的數字信號可能極性完全相反,從而1和0倒置.這對於數字傳輸來說當然是不能允許的.克服相位模糊度最常用且最有效的方法是在調制器輸入的數字基帶信號中採用差分編碼.
3改進平方環的工作原理
改進的平方環載波恢復電路,如圖3所示.利用DDS產生的NCO數控振盪器能夠輸出完全正交的正餘弦信號,並考慮到三角函數之間的關系sin(2ωct+2△φ)=2sin(ωct+△φ)cos(ωct+△φ),因此這里將NCO的頻率鎖定在載波頻率ωc上,然後將NCO兩路正餘弦輸出通過一個乘法器再增益2倍,並且在FPGA實現時,只需要進行簡單的移位就能完成乘除法的運算,輸出就為傳統平方環的NCO輸出,由於數控振盪器將頻率鎖定在ωc上,所以它的正弦輸出即為提取的載波,省去了二分頻電路.由於傳統的二分頻電路均採用數字分頻電路,不能保持原有的正弦波形,因此還需要附加濾波器等電路.相比改進的電路要復雜得多,並且在實現上也不如改進之後的容易.
4環路部件
4.1 鑒相器
在鎖相環中,鑒相器(又稱為相位檢測器)是一個相位比較裝置.它是將輸入信號與數控振盪器的輸出信號的瞬時相位進行比較,產生一個輸出電壓.這個電壓的大小,直接反映兩個信號相位差的大小；這個電壓的極性,反映輸入信號超前或滯後於數控振盪器輸出信號的相對相位關系.由此可見,鑒相器在環路中是用來完成相位差與電壓變換的,其輸出誤差電壓是瞬時相位誤差的函數.
4.2環路濾波器
環路濾波器用於衰減由於輸入信號雜訊引起的快速變化的相位誤差和平滑相位檢測器泄露的高頻分量即濾波,以便在其輸出端對原始信號進行精確的估計,環路濾波的階數和雜訊帶寬決定了環路濾波器對信號的動態響應.文獻[5]對幾種常用的環路濾波器性能進行了詳細的分析.由於一階環路濾波器會產生穩態相差,從而降低系統誤碼性能；三階環路濾波器實際實現難度較大；二階環路濾波器在直流增益為無窮大,而頻偏為常數的情況下,仍然能夠實現穩態,實現難度適宜,即採用二階環路濾波器,其結構框圖如圖4所示.
式中：ξ為環路阻尼系數,通常取0.707；ωn為阻尼振盪頻率；Ts為頻率控制字更新周期；Kd為環路增益.詳細的推導見參考文獻[6].因此環路濾波器參數的設計關鍵在於ωn,Kd.通常設計時用濾波器的雜訊帶寬Bn來取代ωn,即：.鎖相環路的各種性能對叫ωn,ξ的要求存在著矛盾和統一,增大叫ωn,ξ,可以增大捕獲帶,減小捕獲時間,加強對NCO雜訊的濾除,減小穩態相關,增大同步帶,增大同步掃描頻率；減小ωn,ξ,可以加強對輸入雜訊的濾除,延長平均跳周時間.增強一方性能,則會降低另一方性能,因此合理設計環路濾波器的參數能夠優化系統的性能.
4.3數控振盪器
NCO在環路中的作用就是產生理想的頻率可變的正弦和餘弦,確切地說是產生一個頻率實時可變的正弦樣本.正弦樣本可以用實時計算的方法產生,但在高速采樣頻率中,NCO產生正弦和餘弦的最有效辦法就是查找表法,即事先根據NCO正餘弦相位計算好相應的正餘弦值,並以相應的相位角度作為波形存儲器(ROM)的取樣地址來存儲對應相位的正餘弦值.NCO的相位,可通過固定的頻率控制字(載波頻率)與環路濾波器的輸出累加和相加得到,即可把存儲在波形存儲期內的波形抽樣值(二進制編碼)經查找表查出,完成相位到幅值轉換.NCO內部ROM正餘弦表的大小影響輸出波形的精度,越大的ROM正餘弦表,得到的波形輸出越理想,但同時增加了硬體資源.考慮到正弦信號的對稱性,只存儲1／4的周期,即0～π／2的波形,通過對輸入到波形ROM的地址及其輸出數據的關系,可按照一定演算法予以實現.
5模擬與分析
利用Simulink對改進的平方鎖相環進行了模擬.由於用FPGA實現時,可直接定義DDS為兩路正交的輸出,而在Simulink模型中,數控振盪器的輸出僅為一端輸出.在此為了簡單起見,搭建鎖相環模型時用到了兩個數控振盪器,為得到正交的輸出只需要將兩個數控振盪器的相位差定為π／2即可.這樣做不僅大大地簡化了搭建模型的時間,而且對模擬本身沒有任何影響,模擬核心部分如圖5所示.模擬條件：初始相差為π／3；初始頻偏為5 kHz；調制方式為BPSK；碼元速率為2 Mb／s；載波頻率為4 MHz.
模擬模型如圖6所示.其中,Bernoulli BinaryGenerator和sine Wave模塊分別產生伯努利分布的隨機二進制數序列和載波信號,將隨機二進制數序列通過簡單的變換模塊,生成雙極性不歸零碼,再一起送人Proct模塊完成BPSK調制.因為該模擬主要是驗證演算法的可行性,所以假設是在理想的信道下傳輸的.在接收解調端,使用乘法器Proct1完成平方功能,也可將該乘法器用絕對值模塊等非線性器件模塊代替.Proct2作為鎖相環的鑒相器,並且該鎖相環路為二階環.為了驗證該演算法的可行性,設置NCO的中心頻率與發送載波頻率之間有一定誤差,控制靈敏度也可通過模擬實驗確定.為了更好地比較模擬結果,SineWavel模塊的頻率與NCO設置的中心頻率一致,並將輸出一起送進示波器進行觀察分析.
示波器Scope2對比顯示了雙極性不歸零碼與相干載波乘積的輸出和未經過鎖相環路乘積的輸出.圖7給出了乘以載波之後的信號波形(示波器的橫坐標表示時間軸,物理符號是t,單位為s,物理量為2μs；縱坐標表示信號的強度).為了更加清晰地觀察圖形,圖7波形是低通和抽樣判決器之前的波形.從圖中對比不難看出,改進的鎖相環路能夠很好地將信號解調出來,從而達到了預想的效果,並通過模擬得知其仍然能夠應用於相關的領域(如調制解調),然而對於有相位差和頻偏的載波已經不能解調出原始的信號了.模擬中,如果減小NCO的靈敏度,可觀察到鎖相環失鎖.示波器Scope對比顯示了原始雙極性不歸零碼和解調判決的輸出,如圖8所示(示波器的橫坐標表示時間軸,物理符號是t,單位為s,物理量為5μs；縱坐標表示信號的強度).解調輸出的序列比原始序列稍有延遲,但是不難發現,改進的平方環載波恢復電路能夠准確地解調調制後的信號,延遲是由於解調模塊中的低通濾波和抽樣判決引起的.
6 結 語
講述了平方鎖相環的工作原理,並著重討論了設計思想和過程.在通信飛速發展的今天,進一步簡化了鎖相環路,該想法為以後的發展提供了很大的參考價值與創新理念,使得平方環不僅僅局限於應用到輸入信號載波頻率較低的環境中,在較高的條件下也能夠用它來實現,而且平方鎖相環的結構較科斯塔斯環要簡單.
【看參考網站 有圖解】

⑶ 振盪器的分類

振盪器主要分為RC，LC振盪器和晶體振盪器
1．RC振盪器採用RC網路作為選頻移相網路的振盪器統稱為RC正弦振盪器，屬音頻振盪器。
2．LC振盪器採用LC振盪迴路作為移相和選頻網路的正反饋振盪器稱為LC振盪器。
LC振盪器的分類：
①變壓器耦合 ·單管LC正弦振盪器 ·差分對管LC正弦振盪器
②三點式 ·電容三點式(考畢茲)振盪器 ·電感三點式(哈特萊)振盪器
③改進三點式 ·克拉潑振盪器 ·西勒振盪器羨嘩
④差分對管振盪器
3．晶體振盪器
振盪器的振盪頻率受石英晶體控制的振盪器。
特性：
1．物理、化學性能非常穩定。
2．具有正壓電效應和逆壓電效應, 石英晶體諧振頻率ωs
△當ω=ωs時，壓電效應最強,稱ωs為基頻
△當ω=nωs時，壓電效應也較強，稱之為泛音頻率
溫度系數振盪器
1.溫度系碧稿數振盪器是指一種振盪器，它的振盪頻率與溫度之間有一個特定的關系，即不同的溫度對應不同的振盪頻率。反之，測量出振盪器的輸出頻率，就可測量出溫度值。
2.高溫度系數振盪器：它的振盪頻率受溫度的影響很大，溫度稍有變化，頻率就會變化很多，即對溫度敏感，多用於溫度感測器。
3.低溫度系數振盪器：它的振盪頻率受溫度的影響很小，即使溫度變化很大，它的頻率也基本不變。石英晶體振盪器
石英晶體振盪器分非溫度補償式晶體振盪器、溫度補償晶體振盪器（TCXO）、電壓控制晶體振盪器（VCXO）、恆溫控制式晶體振盪器（OCXO）和數字化/μp補償式晶體振盪器（DCXO/MCXO）等幾種類型。其中，無溫度補償式晶體振盪器是最簡單的一種，在日本工業標准(JIS)中，稱其為標准封裝晶體振盪器（SPXO）。現以SPXO為例，簡要介紹一下石英晶體振盪器的結構與工作原理。
石英晶體，有天然的也有人造的，是一種重要的壓電晶體材料。石英晶體本身並非振盪器，它只有藉助於有源激勵和無源電抗網路方可產生振盪。SPXO主要是由品質因數（Q）很高的晶體諧振器（即晶體振子）與反饋式振盪電路組成的。石英晶體振子是振盪器中的重要元件，晶體的頻率（基頻或n次諧波頻率）及其溫度特性在很大程度上取決於其切割取向。石英晶體諧振器的基本結構、（金屬殼）封裝及其等效電路如圖1所示。
只要在晶體振子板極上施加交變電壓，就會使晶片產生機械變形振動，此現象即所謂逆壓電效應。當外加電壓頻率等於晶體諧振器的固有頻率時，就會發生壓電諧振，從而導致機械變形的振幅突然增大。與金屬板之間的靜電電容；L、C為壓電諧振的等效參量；R為振動磨擦損耗的等效電阻。石英晶體諧振器存在一個串聯諧振頻率fos（1/2π），同時也存在一個並聯諧振頻率fop（1/2π)。由於Co?C，fop與fos之間之差值很小，並悔派孝且R?ωOL，R?1/ωOC，所以諧振電路的品質因數Q非常高（可達數百萬），從而使石英晶體諧振器組成的振盪器頻率穩定度十分高，可達10－12/日。石英晶體振盪器的振盪頻率既可近似工作於fos處，也可工作在fop附近，因此石英晶體振盪器可分串聯型和並聯型兩種。用石英晶體諧振器及其等效電路，取代LC振盪器中構成諧振迴路的電感（L）和電容（C）元件，則很容易理解晶體振盪器的工作原理。
SPXO的總精度（包括起始精度和隨溫度、電壓及負載產生的變化）可以達到±25ppm。SPXO既無溫度補償也無溫度控制措施，其頻率溫度特性幾乎完全由石英晶體振子的頻率溫度特性所決定。在0～70℃范圍內，SPXO的頻率穩定度通常為20～1000ppm，SPXO可以用作鍾頻振盪器。
溫度補償晶體振盪器（TCXO）
TCXO是通過附加的溫度補償電路使由周圍溫度變化產生的振盪頻率變化量削減的一種石英晶體振盪器。
1TCXO的溫度補償方式
在TCXO中，對石英晶體振子頻率溫度漂移的補償方法主要有直接補償和間接補償兩種類型：
（1）直接補償型
直接補償型TCXO是由熱敏電阻和阻容元件組成的溫度補償電路，在振盪器中與石英晶體振子串聯而成的。在溫度變化時，熱敏電阻的阻值和晶體等效串聯電容容值相應變化，從而抵消或削減振盪頻率的溫度漂移。該補償方式電路簡單，成本較低，節省印製電路板（PCB）尺寸和空間，適用於小型和低壓小電流場合。但當要求晶體振盪器精度小於±1pmm時，直接補償方式並不適宜。 （2）間接補償型
間接補償型又分模擬式和數字式兩種類型。模擬式間接溫度補償是利用熱敏電阻等溫度感測元件組成溫度－電壓變換電路，並將該電壓施加到一支與晶體振子相串接的變容二極體上，通過晶體振子串聯電容量的變化，對晶體振子的非線性頻率漂移進行補償。該補償方式能實現±0.5ppm的高精度，但在3V以下的低電壓情況下受到限制。數字化間接溫度補償是在模擬式補償電路中的溫度—電壓變換電路之後再加一級模/數（A/D）變換器，將模擬量轉換成數字量。該法可實現自動溫度補償，使晶體振盪器頻率穩定度非常高，但具體的補償電路比較復雜，成本也較高，只適用於基地站和廣播電台等要求高精度化的情況。
2.TCXO發展現狀
TCXO在近十幾年中得到長足發展，其中在精密TCXO的研究開發與生產方面，日本居領先和主宰地位。在70年代末汽車電話用TCXO的體積達20?以上，的主流產品降至0.4?，超小型化的TCXO器件體積僅為0.27?。在30年中，TCXO的體積縮小了50餘倍乃至100倍。日本京陶瓷公司採用迴流焊接方法生產的表面貼裝TCXO厚度由4mm降至2mm，在振盪啟動4ms後即可達到額定振盪幅度的90%。金石（KSS）集團生產的TCXO頻率范圍為2～80MHz，溫度從－10℃到60℃變化時的穩定度為±1ppm或±2ppm；數字式TCXO的頻率覆蓋范圍為0.2～90MHz，頻率穩定度為±0.1ppm（－30℃～+85℃）。日本東澤通信機生產的TCO－935/937型片式直接溫補型TCXO，頻率溫度特性（點頻15.36MHz）為±1ppm/－20～+70℃，在5V±5%的電源電壓下的頻率電壓特性為±0.3ppm，輸出正弦波波形（幅值為1VPP），電流損耗不足2mA，重量僅為1g。PiezoTechnology生產的X3080型TCXO採用表面貼裝和穿孔兩種封裝，正弦波或邏輯輸出，在－55℃～85℃范圍內能達到±0.25～±1ppm的精度。國內的產品水平也較高，如北京瑞華欣科技開發有限公司推出的TCXO（32～40MHz）在室溫下精度優於±1ppm，第一年的頻率老化率為±1ppm，頻率（機械）微調≥±3ppm，電源功耗≤120mw。高穩定度的TCXO器件，精度可達±0.05ppm。
高精度、低功耗和小型化，仍然是TCXO的研究課題。在小型化與片式化方面，面臨不少困難，其中主要的有兩點：一是小型化會使石英晶體振子的頻率可變幅度變小，溫度補償更加困難；二是片式封裝後在其迴流焊接作業中，由於焊接溫度遠高於TCXO的最大允許溫度，會使晶體振子的頻率發生變化，若不採限局部散熱降溫措施，難以將TCXO的頻率變化量控制在±0.5×10－6以下。但是，TCXO的技術水平的提高並沒進入到極限，創新的內容和潛力仍較大。
3.TCXO的應用
TCXO作為基準振盪器為發送信道提供頻率基準，同時作為接收通道的第一級本機振盪器；另一隻TCXO作為第2級本機振盪器，將其振盪信號輸入到第2變頻器。行動電話要求的頻率穩定度為0.1～2.5ppm（－30～+75℃），但出於成本上的考慮，通常選用的規格為1.5～2.5ppm。行動電話用12～20MHz的TCXO代表性產品之一是VC－TCXO－201C1，採用直接補償方式，外觀如圖2（b）所示，由日本金石（KSS）公司生產。
振盪器相關專業術語 1. Hartley oscillator
哈特利振盪器 2. Gunn oscillator
體效應振盪器 3. Pierce oscillator
皮爾斯振盪器 4. Wien bridge oscillator
維恩電橋振盪器 5. clock oscillator
時鍾振盪器 6. collector tuning oscillator
集電極調諧振盪器 7. crystal-controlled oscillator
晶體控制振盪器 8. dielectric resonator oscillator (DRO)
介質諧振振盪器 9. numerically controlled oscillator (NCO)
數控振盪器 10. oscillator, voltage controlled (VCO)
電壓控制振盪器 11. oscillator, relaxation
張弛振盪器 12. oscillator, phase shift
相位位移振盪器 13. oscillator, crystal
晶體振盪器 14. oscillator, collector tuning
集電極調諧振盪器 15. oscillator, clock
時鍾振盪器 16. oscillator
振盪器 17. relaxation oscillator
張弛振盪器 18. voltage-controlled crystal oscillator (VCXO)
壓控晶體振盪器 19. voltage controlled oscillator (VCO)
電壓控制振盪器 20. Variable Crystal Oscillator
可變[周期]晶體振盪器

⑷ NCO的運算公式

Walther JS於1971年提出了統一的CORDIC形式。假定初始向量V1(x1 ，y1)旋轉角度θ後得到向量V2(x2，y2)：
即：
若每次旋轉的角度θ是正切值為2 的倍數，即θi=arctan(2-i)，則cosθi=(1+2-2i)-1/2 。假設以δi代表矢量的旋轉方向，+1表示逆時針旋轉，-1表示順時針旋轉，故第i 步旋轉可用下式表示：
其中：(1+2-2i)-1/2為模校正因子。對於字長一定的運算，該因子是一個常數，用K表示，以16 bits字長為例，則：
可見，迭代運算不能使幅值比例因子恆為1。為了抵消因迭代產生的比例因子的影響，可將輸入數據X，Y校正後再參與運算，以避免在迭代運算中增加校正運算，降低CORDIC演算法的速度。由此運算迭代式可以簡化成：
公式(5)運算僅通過加法器及移位器就可以實現。此外，若用Zi表示第i次旋轉時與目標角度之差， 則：
經過n次旋轉後，式(5)的n次迭代可以得到以下結果：
本文介紹的數控振盪器的設計是在式(7)的基礎上，給定x0=K ，y0=0，則迭代結果為：
將所需產生的角度值作為z0輸入，通過式(5)、(6)的迭代運算，迭代結果輸出的xn和yn就是所需要的三角函數值。
數控振盪器的FPGA實現

圖1是數控振盪器的頂層電路。由圖可見，頻率控制字寄存器將接收到的的頻率控制字送入相位累加器，相位累加器對系統時鍾進行計數，每到達輸入頻率控制字的值即對相位進行累加，隨後將累加值送入相位相加器，與相位控制字寄存器接收到的初始相位進行相加，得到當前的相位值。其中，相位累加器是決定NCO性能的一個關鍵模塊，可以利用FPGA器件的進位鏈實現快速、高效的電路結構。然而，由於進位鏈必須位於臨近的邏輯陣列塊CLB和邏輯單元LC內，所以長的進位鏈會減少其它邏輯使用的布線資源；同時，過長的進位鏈也會制約整個系統速度的提高。因此，設計中採用進位鏈和流水線技術相結合的辦法。所謂流水線技術，即把在一個時鍾內要完成的邏輯操作分成幾步較小的操作，並插入幾個時鍾周期來提高系統的數據吞吐率。採用以上做法實現的相位累加器既能保證具有較高的資源利用率，又能大幅提高系統的性能和速度。
經過上述相位的處理之後，即可獲得具有所設定初始相位的一定頻率的正餘弦相位序列，將此序列送入基於CORDIC演算法的波形發生器，最終獲得兩路正交的正餘弦輸出序列。

⑸ 數字電路中分頻比（計數模值）怎麼計算

這個是看計數器的位數決定分頻數的。
如4位計數器，可分頻2的4次方，即16分頻。
計數器Ⅰ的模為M，計數器Ⅱ的模為N
CO進位信號作為計數器2的觸發信號，用乘法計算總分頻器，即可實現M*N次分頻。