小電路定製

1. 集成電路定製那裡可以

很多公司除了開發自己的產品，也可以根據客戶的需求定製IC，關鍵是需要有量，而且最好你出開發費。注意：集成電路門類很廣，對於一個公司來說只能在某個領域擅長，所以你找設計公司要看他們現有產品和你的產品是否類似。

2. 如果想要定製想要的電路板需要什麼原理圖還是pcb圖

一般需要提供PCB文件，或者轉成GERBER文件都可以。若不懂可以咨詢一下版捷多邦在線客服，希望權對你有所幫助。

圖片來源於捷多邦

對於原理圖的製作，不同的技術人員有自己的方法，這一點沒有一個統一的標准，你所習慣的或許你認為是最好的，但是別人不習慣的話就會覺得很爛。

3. 描述定製電路設計流程，整個過程都是用到了哪些eda工具，有哪些驗證流程

前端設計流程主要是rtl級設計，驗證，綜合。後端主要是布圖布線
綜合後的輸出文件，可以拿去做layout，將電路fit到可編程的片子里或者布到矽片上
這要看你是做單元庫的還是全定製的。
全定製的話，專門有版圖工程師幫你畫版圖，cadence的工具是layout
editor
單元庫的話，下面一步就是自動布局布線,auto
place
&
route，簡稱apr
cadence的工具是silicon
ensembler,avanti的是apollo

4. 電路板定製需要多少錢

想要知道定做電路板需要多少錢，就需要節省出你的電路板的復雜程度，才能夠提出報價。

5. 怎麼定製電路板

1、查找電路板生產廠家。
2、進行有效溝通。
3、把你的PCB文件發給對方。
4、註明你所需專的工藝和屬要貨數量。如板材的型號、規格，表面工藝（如松香、OSP、噴錫、鍍金等），字元和阻焊的顏色，拼板、V割等。
5、再次溝通確認。
6、填寫收貨信息。
7、付款。
如果是批量訂制，最好是要簽個合同，走合同程序。

6. 定製集成電路的介紹

定製集成電路是按用戶需要而專門設計製作的集成電路。簡稱ASIC。大量生產並標准化的通用集成電路一般不能滿足全部用戶的需要，研製新的電子系統常需各種具有特殊功能或特殊技術指標的集成電路。定製集成電路是解決這個問題的重要途徑之一，是集成電路發展的一個重要方面。

7. 定製集成電路的設計和製作方法

按照用戶需要而專門設計製作的集成電路。定製集成電路有別於已經大量生產並標准化的通用集成電路。通用集成電路並不能滿足全部用戶的需要，研製新的電子系統常常需要各種各樣具有特殊功能或特殊技術指標的集成電路。
解決這個問題的途徑通常有三：①用中、小規模集成電路和分立元件組合成新電路；②利用標准微處理器或微控制器編制軟體的辦法來實現所要求新電路的功能；③定製集成電路。其中定製集成電路已經成為集成電路發展的一個重要方面。定製集成電路按製作方式分為全定製集成電路和半定製集成電路。 採用這種方法設計定製集成電路要使用計算機輔助設計系統。事先將各種典型功能的單元電路設計好，並存進計算機的存儲器內備用。設計定製集成電路時,可按需要將其調出顯示在熒光屏上,用光筆或鍵盤進行編輯，組成符合要求的集成電路，並用計算機對此電路的參量進行模擬計算。在得到符合要求的設計後，配合圖形發生器製作掩模版，並轉入晶元工藝加工。由於設計的全過程都借用計算機,效率很高,可節省大量人力和時間，制出的電路技術性能也比較理想。但是，這種方法必須有較好的計算機輔助設計系統，還要預先儲備具有各種功能的單元電路才能實現。
設計電路版圖時，為便於布局和布線，各種功能的單元電路版圖都採用同一高度（寬度可不相同），以便於在設計電路時將所需的單元電路象積木塊似的組合在一起，再在布線通道中互連，形成預期的定製集成電路。這種設計法稱為標准單元設計法或多單元設計法，亦稱積木塊式設計法。用這種方法製作的集成電路，在工藝加工方面與全定製集成電路相似，所以又稱「假全定製集成電路」。 利用已有的可編程序邏輯陣列 （PLA）電路也可改制為所需的定製集成電路。由於可編程序邏輯陣列電路的掩模版是可編程序的，定製這類集成電路時，只須按要求改變一塊連接線的掩模版，再進行後步工序加工即可。此項工作也可藉助於計算機輔助設計系統，以節省人力和時間。這種電路測試容易，修改設計或改變電路功能也很方便。但制出的集成電路速度不高，晶元上元件利用率也不高，制出新的電路在功能與性能上不可能有很大的改變。這種方法常用於數字電路系統中的控制邏輯部分。
參考書目 SaburoMurogo, VLSI Design, John Wiley & Sons,New York,1982.

8. 描述定製電路設計流程，整個過程都是用到了哪些eda工具，有哪些驗證流程

EDA技術的基本特徵EDA代表了當今電子設計技術的最新發展方向，它的基本特徵是：設計人員按照「自頂向下」的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用集成電路（ASIC）實現，然後採用硬體描述語言（HDL）完成系統行為級設計，最後通過綜合器和適配器生成最終的目標器件，這樣的設計方法被稱為高層次的電子設計方法。下面介紹與EDA基本特徵有關的幾個概念。1．「自頂向下」的設計方法。10年前，電子設計的基本思路還是選用標准集成電路「自底向上」地構造出一個新的系統，這樣的設計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯。高層次設計是一種「自頂向下」的全新設計方法，這種設計方法首先從系統設計人手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行模擬、糾錯，並用硬體描述語言對高層次的系統行為進行描述，在系統一級進行驗證。然後，用綜合優化工具生成具體門電路的網路表，其對應的物理實現級可以是印刷電路板或專用集成電路。由於設計的主要模擬和調試過程是在高層次上完成的，這既有利於早期發現結構設計上的錯誤，避燃計工作的浪費，又減少了邏輯功能模擬的工作量，提高了設計的一次成功率。2．ASIC設計。現代電子產品的復雜度日益提高，一個電子系統可能由數萬個中小規模集成電路構成，這就帶來了體積大、功耗大、可靠性差的問題。解決這一問題的有效方法就是採用ASIC晶元進行設計。ASIC按照設計方法的不同可分為全定製ASIC、半定製ASC和可紀程ASIC（也稱為可編程邏輯器件）。設計全定製ASIC晶元時，設計師要定義晶元上所有晶體管的幾何圖形和工藝規則，最後將設計結果交由m廠家去進行格模製造，做出產品。這種設鎮銀計方法的優點是晶元可以獲得最優的性能，即面積利用率高、速度快、功耗低，而缺點是開發周期長，費用高，只御鏈宴適合大批量產品開發。半定製ASIC晶元的版圖設計喚搏方法分為門陣列設計法和標准單元設計法，這兩種方法都是約束性的設計方法，其主要目的就是簡化設計，以犧牲晶元性能為代價來縮短開發時間。

9. 想設計一個電路

采樣後分壓調整閥值，用電壓比較器393應該行。