A. 設計一位二進制數減法器,包括低位的借位和向高位的借位,畫出邏輯圖
實驗中所用的運算器數據通路圖如圖3.1-1.圖中所示的是由兩片74LS181 晶元以並/串形式構成的8 位字長的運算器.右方為低4 位運算晶元,左方為高4 位運算晶元.低位晶元的進位輸出端Cn+4 與高位晶元的進位輸或搭入端Cn 相連,使低4 位運算產生的進位送進高4位運算中.低位晶元的進位輸入端Cn 可與外來進位相連,高位晶元的進位輸出引至外部.兩個晶元的控制端S0～S3 和M 各自相連.為進行雙操作數運算,運算器的兩個數據輸入端分別由兩個數據暫存器DR1、DR2（用鎖存器74LS273 實現）來鎖存數據.要將內匯流排上的數據鎖存到DR1 或DR2 中,則鎖存器74LS273 的控制端LDDR1 或LDDR2 須為高電平.當T4 脈沖來到的時候,匯流排上的數據就被鎖存進DR1 或DR2 中了.為控制運算器向內匯流排上輸出運算結果,在其輸出端連接了一個三態門（用74LS245 實現）.若要將運算結果輸出到匯流排上,則要將三態門74LS245 的控制端ALU-B 置低電平.否則輸出高阻態.數據輸入單元(實驗板上印有INPUT DEVICE)用以給出參與運算的數據.其中,輸入開關經過一個三態門（74LS245）和內匯流排相連,該三態門的控制信號為SW-B,取低電平時,開關上的數據則通過三態門而送入內匯流排中.匯流排數據顯示燈（在BUS UNIT 單元中）已與內匯流排相連,用來顯示內匯流排上的數據.控制信號中除T4 為脈沖信號,其它均為電平信號.由於實驗電路中的時序信號均已連至「W/R UNIT」單元中的肆團並相應時序信號引出端,因此,需要將「W/R UNIT」單元中的T4 接至「STATE UNIT」單元中的微動開關KK2 的輸出端.在進行實驗時,按動微動開關,即可獲得實驗所需的單脈沖.圖3.1-1 運算器通路圖 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各電平控制信號則使用「SWITCH UNIT」單元中的二進制數據開關來模擬,其中Cn、ALU-B、SW-B 為低電平有效,LDDR1、LDDR2 為高電平有效.對於單匯流排數據通路,作實驗時就要分時控制匯流排,即當向DR1、DR2 工作暫存器打入數據時,數據開關三態門打開,這時應保證運算器輸出三態門關閉；同樣,當運算器輸出結果至匯流排時也應保證數據輸入三態門是在關閉狀態.四、實驗步驟（1）按圖2.6-2 連接實驗電路並檢查無誤.圖中將用戶需要連接的信號線用小圓圈標明（其它實驗相同,不再說明）.（2）開電源開關.（3）用輸入開關向暫存器DR1 置數.①撥動輸入開關形成二進制數01100101（或其它數值）.（數據顯示燈亮為0,滅為1）.②使SWITCH UNIT 單元中的開關SW-B=0（打開數據輸入三態門）、ALU-B=1（關閉 ALU 輸出三態門）、LDDR1=1、LDDR2=0.③按動微動開關KK2,則將二進制數01100101 置入DR1 中.（4）用輸入開關向暫存器DR2 置數.①撥動輸入開關形成二進制數10100111（或其它數值）.②SW-B=0、ALU-B=1 保持不變,改變LDDR1、LDDR2,使LDDR1=0、LDDR2=1.③按動微動開關KK2,則將二進制數10100111 置入DR2 中.（5）檢驗DR1 和DR2 中存的數是否正確.①關閉數據輸入三態門（SW-B=1）,打開ALU 輸出三態門（ALU-B=0）,並使LDDR1=0、LDDR2=0,關閉寄存器.②置S3、S2、 S1、S0 、M 為1 1 1 1 1,匯流排顯示燈則顯示DR1 中的數.③置S3、S2、 S1、S0 、M 為1 0 1 0 1,匯流排顯示燈則顯示DR2 中的數.（6）改變運算器的功能設置,觀察運算器的輸出.①SW-B=1、ALU-B=0 保裂跡持不變.②按表2-2 置S3、S2、 S1、S0 、M、Cn 的數值,並觀察匯流排顯示燈顯示的結果.例如：置S3、S2、 S1、S0 、M、Cn 為1 0 0 1 0 1,運算器作加法運算.置S3、S2、 S1、S0 、M、Cn 為0 1 1 0 0 0,運算器作減法運算.（7）驗證74LS181 的算術運算和邏輯運算功能（採用正邏輯）在給定DR1=65、DR2=A7 的情況下,改變運算器的功能設置,觀察運算器的輸出,填入下表中,並和理論分析進行比較、驗證.圖3.1-2 算術邏輯實驗連線這個是2片181組成8位的ALU
信息來源
B. 設計一個把8421碼轉換成格雷碼的轉換電路
恩~~~~這個是《數字邏輯與數字電路》老師的課件吧!書上好爛正象有例題,我也記不清虛中了.
大概就是寫出真值表,0反應,寫出對應的最大項,在將各個最大項求與,就可以得出表達試.接著就可以畫卡諾圖並化簡,畫出邏輯電路圖了.
因為我也沒聽的十分明白,所以有什麼不對希望諒解.
而且我感覺只要弄明白4-2線,和全加器、半加器、全減器、半減器就差不飢譽悔多了,其他的大概知道是怎麼回事就可以了吧~!
C. 全減器和半減期的在邏輯功能上有什麼區別
只考慮本位相加（減）的運算為半加（減）器，有兩個輸入埠型談為加（減）數，兩個輸出埠為本位結果及進（借）位。
不僅考慮本位相加（減）的運算，還考慮低位進（借）位為全加（減）器，有三個輸入埠為兩個加（減）數和一個低位的進（借）位握物，兩個輸出為本位結果及進（卜皮碰借）
D. 半加器和全加器的區別是什麼
半加器和全加器的區別
半加器：HA 有兩個代表數字(A0,B0)有兩個輸出端,用於輸出和S0及進位C1。（只考慮兩個1位二進制數A和B相加，不考慮低進位來的進位數相加稱為半加。）
全加器：FA，有三個輸入端，以輸入Ai、Bi、Ci，有兩個輸出端Si，Ci+1（除了兩個1位二進制數，還與低位向本大遲位的進數相加稱為全加器。）
半加器拆早沒有接收進位的輸入端，全加器有進位輸入端，在將兩個多位二進制數相加時，除了最低位外，每一位都要考慮來自低位的進位，半加器則不用考慮，只需要考慮兩個輸入端相加即可。滾御李
E. iPhone突然黑屏，又自動重啟是什麼情況
如出現蘋果自動重啟的情況，建議通過以下方式進行處理：
1、遇到此類情況，多半是手機的系統出現問題了，而且開機也不可能了，所以唯一的辦法就是進入DFU模式進行刷機，首先先要在電腦上安裝一個iTunes；
2、 在電腦安裝好iTunes以後，然後就要重新下載一個蘋果系統，也就是IOS固件，這個固件版本盡量下載與當李搏前手機版本相差不大的，固件的下載只要網路一下都可以找到的；
3、准備好iTunes和刷機固件以後，即可開始正式刷機了，
首先將電腦上安裝的iTunes打開，然後用數據線將iPhone與電腦連接起來；
4、 將手機與電腦連接以後，然後同時按下電源鍵和音量減鍵，這個時候蘋果的LOGO會出現，不用管，持續按雙鍵不放手，蘋果LOGO會再消失，此時松開電源鍵，持續保持音量減鍵不放手，一直按著等到電腦發出與手機連接的提示音「叮咚」，就表示已經進入DFU；
5、當手機手機進入DFU以後，這個時候電腦上的iTunes就會彈出提示連接到一台iPhone，點擊「哪寬祥確認」即可；
6、 當點擊「確定」以後，iTunes就會出現如下圖的提醒，這個時候比較關鍵的一步來了，鍵盤上的shift鍵，再點擊「恢復iPhone」按鈕；
7、點擊「恢復iPhone」按鈕以後，系統就會打開文件夾，然後就選擇之前已經下載好的固件，這個時候系統就會提醒，點擊「確定」即可；
8、 完成以上的步驟以後就開始重新裝系統了，然後在這恢復iPhone的途中，千萬不要關掉電腦也不要拔掉數據線，更不能巧租不要關掉iTunes；
9、等到手機系統安裝完了，手機的屏幕出現下圖這樣的情況以後，則說明手機系統重新安裝成功了，然後打開使用即可。
F. 用Verilog HDL語言描述一位半減器模塊h_suber，輸入埠為a,b，輸出差為diff，
參考代碼凳寬如下，
mole add_1bit (a, b, ci, s, co)
input a, b, ci; //Ci為上正物個進位。
output reg s, co; //co為當前的進位，s為加結棗清亮果
always@(*)
begin
co = (a&b) | (b&ci) | (ci&a);
if (ci)
s = ! (a^b);
else
s = (a^b);
end
endmole
G. 什麼是全加器，全減器，半加器，半減器
1、全加器英語名稱為full-adder，是用門電路實現兩個二進制數相加並求出和的組合線路，稱為一位全加器。一位全加器可以處理低位進位，並輸出本位加法進橘段位。多個一位全加器進行級聯可以得到多位全加器。常用二進制四位全加器74LS283。
2、全減器是兩個二進制的數進行減法運算時使用的一種運算單元，最簡單的全減器是採用本位結果和借位來顯圓模譽示，二進制中是借一當二，所以可以使用兩個輸出變數的高低電平變化來實現減法運算。同時，全減器可以採用74LS138三線—八線解碼器實現。
3、半加器電路是指對兩個輸入數據位相加，輸出一個結果位和進位，沒有進位輸入的加法器電路。是實現兩個一位二進制數的加法運算電路。
4、減法電路是基本集成運放電路的一種，減法電路可以由反相加法電路構成，也可以由差分電路構成。基本集成運放電路有加、減、積分和微分等四種運算。一般是由集成運放外加反饋網路所構成的運算電路來實現。
(7)半減器邏輯電路圖擴展閱讀：
半加器有兩個輸入和兩個輸出，輸入可以標識為A、B，輸出通常標識為求和（Sum）和進位（Carry）。輸入經異或（XOR）運算後即為S，經和（AND）運算後即為C。
半加器有兩個二進制的輸入，其將輸入的值相加，並輸出結果到和（Sum）和進位（Carry）。半加器雖能產生進位值，但半加器本身並不能處理進位值。
H. 數字電路 8421 轉2421 真值表
` 8421 2421
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 0100 0100
5 0101 1011
6 0110 1100
7 0111 1101
8 1000 1110
9 1001 1111
10 0001 0000 0001 0000
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它團碰察具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二進制數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。
表徵邏輯事件輸入和輸出之間全部可能狀態的表格。列出命題公式真假值的表。通常以1表示真，吵缺0 表示假。命題公式的取值由組成命塌茄題公式的命題變元的取值和命題聯結詞決定，命題聯結詞的真值表給出了真假值的演算法。
真值表是在邏輯中使用的一類數學表，用來確定一個表達式是否為真或有效。 (表達式可以是論證；就是說，表達式的合取，它的每個結合項(conjunct)都是最後要做的結論的一個前提。