電路設計專家

Ⅰ 電子信息技術是干什麼的

電子信息技術與儀器培養能從事超大規模集成電路與系統設計以及集成電路系統設計自動化技術研究開發的高級技術人才。本專業具有工學學士、工學碩士和工學博士學位授予權。集成電路產業是信息產業的基礎，目前正在中國得到飛速發展，本專業的學術帶頭人嚴曉浪教授現任國家863計劃集成電路設計專家組組長，是中國集成電路業界的知名專家。國內迅速崛起的眾多各種體制的集成電路設計製造企業和企業集團對本專業人才有迫切的需求。在國際高層次人力市場上該領域人才也具有極強的競爭力。此外，本專業畢業生適應能力強，可從事電子、通信、計算機、軟體、電力、電氣等行業各類企事業單位、研究所、大專院校和管理部門的工作。本科畢業生除通過免試保送或考試攻讀碩士研究生外，優秀同學還可直接進入碩－博一貫制和繼續出國深造。
主要本科專業課程有： CMOS集成電路技術基礎、模擬與數模混合集成電路、超大規模集成電路技術導論、面向ICCAD的軟體技術。

Ⅱ protel是什麼

PROTEL是PORTEL公司在80年代末推出的EDA軟體，在電子行業的CAD軟體中，它當之無愧地排在眾多EDA軟體的前面，是電子設計者的首選軟體，它較早就在國內開始使用，在國內的普及率也最高，有些高校的電子專業還專門開設了課程來學習它，幾乎所有的電子公司都要用到它，許多大公司在招聘電子設計人才時在其條件欄上常會寫著要求會使用PROTEL。

早期的PROTEL主要作為印製板自動布線工具使用，運行在DOS環境，對硬體的要求很低，在無硬碟286機的1M內存下就能運行，但它的功能也較少，只有電原理圖繪制與印製板設計功能，其印製板自動布線的布通率也低，而現今的PROTEL已發展到PROTEL99（網路上可下載到它的測試板），是個龐大的EDA軟體，完全安裝有200多M，它工作在WINDOWS95環境下，是個完整的板級全方位電子設計系統，它包含了電路原理圖繪制、模擬電路與數字電路混合信號模擬、多層印製電路板設計（包含印製電路板自動布線）、可編程邏輯器件設計、圖表生成、電子表格生成、支持宏操作等功能，並具有Client/Server （客戶/伺服器）體系結構，同時還兼容一些其它設計軟體的文件格式，如ORCAD，PSPICE，EXCEL等，其多層印製線路板的自動布線可實現高密度PCB的100％布通率。在國內PROTEL軟體較易買到，有關PROTEL軟體和使用說明的書也有很多，這為它的普及提供了基礎。想更多地了解PROTEL的軟體功能或者下載PROTEL99的試用版，可以在INTERNET上
Protel99 SE共分5個模塊，分別是原理圖設計、PCB設計（包含信號完整性分析）、自動布線器、原理圖混合信號模擬、PLD設計。 以下介紹一些Protel99SE的部分最新功能： ◆可生成30多種格式的電氣連接網路表； ◆強大的全局編輯功能； ◆在原理圖中選擇一級器件，PCB中同樣的器件也將被選中； ◆同時運行原理圖和PCB，在打開的原理圖和PCB圖間允許雙向交叉查找元器件、引腳、網路 ◆既可以進行正向注釋元器件標號（由原理圖到PCB），也可以進行反向注釋（由PCB到原理圖），以保持電氣原理圖和PCB在設計上的一致性； ◆滿足國際化設計要求（包括國標標題欄輸出，GB4728國標庫）； * 方便易用的數模混合模擬（兼容SPICE 3f5）； ◆支持用CUPL語言和原理圖設計PLD，生成標準的JED下載文件； * PCB可設計32個信號層，16個電源-地層和16個機加工層； ◆強大的「規則驅動」設計環境，符合在線的和批處理的設計規則檢查； ◆智能覆銅功能，覆鈾可以自動重鋪； ◆提供大量的工業化標准電路板做為設計模版； ◆放置漢字功能； ◆可以輸入和輸出DXF、DWG格式文件，實現和AutoCAD等軟體的數據交換； ◆智能封裝導航（對於建立復雜的PGA、BGA封裝很有用）； ◆方便的列印預覽功能，不用修改PCB文件就可以直接控制列印結果； ◆獨特的3D顯示可以在制板之前看到裝配事物的效果； ◆強大的CAM處理使您輕松實現輸出光繪文件、材料清單、鑽孔文件、貼片機文件、測試點報告等； ◆經過充分驗證的傳輸線特性和模擬精確計算的演算法，信號完整性分析直接從PCB啟動； ◆反射和串擾模擬的波形顯示結果與便利的測量工具相結合； ◆專家導航幫您解決信號完整性問題。

Ⅲ 中國的第一塊晶元是誰研發的這其中有什麼故事呢

鄧中翰，1968年9月5日出生於江蘇南京，中國工程院院士，第十三屆全國政協委員，「星光中國芯工程」總指揮，數字多媒體晶元技術國家重點實驗室主任，微電子學、大規模集成電路設計技術專家。

在鄧中翰的領導下，他們研製的「星光」系列數字多媒體晶元先後突破7大核心技術，申請專利500多項。2001年，「星光一號」研發成功，這是中國第一塊具有自主知識產權、百萬門級超大規模的數字多媒體晶元。中星微的產品不僅僅結束了「中國矽谷」中關村無硅的歷史，而且還成為第一塊打入國際市場的「中國芯」。

Ⅳ 有沒有電子電路設計愛好者大家可以組個圈子，擴大交際面，接外活一起做做，一起進步。

要納斯達克(Nasdaq)股票市場(新浪，搜狐，網路都選擇在納斯達克上市) 的操盤手 、London Stock Market 倫敦股票市場的操盤手、東京股票市場、New York Stock Exchange的操盤手, NYSE 紐約證券交易所的操盤手用上下一代鍵盤、標准配置的力反饋鍵盤；送到Coordinating Committee, COCOM 巴黎統籌委員會、International Monetary Found, IMF 國際貨幣基金組織、Midland Bank,Ltd. 米蘭銀行、United Bank of Switzerland 瑞士聯合銀行；裝到法國香榭麗舍（香榭里舍大道 Avenue des Champs Elysees）香榭麗舍大道（Champs-Elysées）、拉德芳斯（La Défense）大街櫃員機上、裝到美國紐約曼哈頓區林蔭大道（Park Avenue）大街櫃員機上、裝到日本銀座大街和日本東京都新宿大街 Shinjuku Odori Shopping Street櫃員機上、裝到義大利米蘭和佛羅倫薩大街櫃員機上、裝到英國倫敦牛津街Oxford Street 和劍橋大街Cambridge streer櫃員機上。
將中國獨步全球的下一代鍵盤安裝在中國載人航天器上。
應當在每年4月份廣州樂器展覽會；5月份北京樂器展覽會；10月份上海樂器展覽會上展示；應進軍2010年上海國際博覽會；消費電子展CES；為2009年建國60周年華誕獻禮；在每年的德國漢諾威信息展覽會；每年10月5日至9日(日內瓦當地時間)，在瑞士日內瓦舉行有「電信奧運會」之稱的ITU World 2010(世界電信展)；每年8月份德國柏林國際消費電子展IFA上展出，這是社會責任。

最頂尖的鍵盤？
獨步創新的鍵盤？
獨創性的鍵盤？
最具有前瞻性的鍵盤？
原始創新的鍵盤？
最昂貴的鍵盤？
功能最全面的鍵盤？
手感最好的鍵盤？
打電玩打游戲機得分最高的鍵盤？
世界上反應最靈敏的鍵盤？
保密性和加密性最好的櫃員機ATM鍵盤？
最前衛最有發展性的鍵盤？
使用鍵盤的喜好與品位、鍵盤的設計和生產水平在一定程度上、從一個方面反映了一個民族的素質。
從日常生活中發現題目，找出現有產品的實質缺陷，就是工藝、理論、基礎、創新能力、商業眼光的綜合體現。
從合理中找出問題，提出在現有環境條件下確保實現的改進，提出切實可行的結構和加工方法，就是真本事。
最好的是獨立自主設計的，是整體創新。
要清楚地認識到，傳統鋼琴有著不可克服的缺陷。
鋼琴的器樂學科 學歷以及學位
不跨過以上台階的學位、論文、商品、展品，就是將真金白銀變成渣子的腐敗。就是打擊科技創新，就是點金為石頭，化神奇為腐朽，誤人子弟，褻瀆課酬；
要杜絕能乾的不準干，不能乾的干大事

為什麼彈鋼琴的時候反應很慢?怎麼改變?
傳統鋼琴本身就有延遲，就有不可克服的缺陷，下一代鍵盤已經完全跨越了這個障礙。你目前的認識只是在個體自身技巧的層面。
鋼琴中變調是什麼意思啊？
樓上所說的是樂理上的變調，鋼琴在物理意義上沒有改變。
以後高檔的鋼琴（不是說電鋼琴），就具有物理上變調和自動調音的功能

最高級的是本人積淀了30年，在30年前就提出而設計製造的力反饋鍵盤，沒有擺錘。沒有擺錘而產生類似於擺錘的手感，就是當今世界最高水平！！！！！！！！
***集團產量世界**，聘請的外國專家凈收入每天一萬元人民幣，距離這個門檻尚有無法逾越的幾個數量級別！！！！！！！！！！要跨越幾個高不可攀的台階、是幾道邁過不去的坎。

中國人的錢都喂狗去了！！！！！！！！

目前最頂級的電鋼琴是用擺錘的，在鍵桿末端加擺動錘子，每個鍵的擺錘質量不同。

普通電鋼琴是用鍵桿末端加配重的，，每個鍵的配重質量不同。

Ⅳ 電路圖的高級設計專家有嗎

專家談不上，鑽家倒是有一個。

Ⅵ 我想搞電路設計，聽說現在FPGA很火，我想搞這方面的，請問要學哪些東西，最好按學習的順序列一下，謝謝

目前以硬體描述語言（Verilog 或 VHDL）所完成的電路設計，可以經過簡
單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現代 IC 設計驗證的技術主流。這些可編輯元件可以被用來實現一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數學方程式。在大多數的FPGA裡面，這些可編輯的元件里也包含記憶元件例如觸發器（Flip－flop）或者其他更加完整的記憶塊。 系統設計師可以根據需要通過可編輯的連接把FPGA內部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個晶元里。一個出廠後的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。 FPGA一般來說比ASIC（專用集成晶元）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些晶元有比較差的可編輯能力，所以這些設計的開發是在普通的FPGA上完成的，然後將設計轉移到一個類似於ASIC的晶元上。另外一種方法是用CPLD（復雜可編程邏輯器件備）。
CPLD與FPGA的關系
早在1980年代中期，FPGA已經在PLD設備中紮根。CPLD和FPGA包括了一些相對大數量的可以編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個邏輯單元之間，而FPGA通常是在幾萬到幾百萬。 CPLD和FPGA的主要區別是他們的系統結構。CPLD是一個有點限制性的結構。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優點。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。 CPLD和FPGA另外一個區別是大多數的FPGA含有高層次的內置模塊（比如加法器和乘法器）和內置的記憶體。一個因此有關的重要區別是很多新的FPGA支持完全的或者部分的系統內重新配置。允許他們的設計隨著系統升級或者動態重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續正常運行。
編輯本段FPGA工作原理
FPGA採用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。
編輯本段FPGA的基本特點
1）採用FPGA設計ASIC電路(特定用途集成電路)，用戶不需要投片生產，就能得到合用的晶元。 2）FPGA可做其它全定製或半定製ASIC電路的中試樣片。 3）FPGA內部有豐富的觸發器和I／O引腳。 4）FPGA是ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。 5) FPGA採用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 可以說，FPGA晶元是小批量系統提高系統集成度、可靠性的最佳選擇之一。 FPGA是由存放在片內RAM中的程序來設置其工作狀態的，因此，工作時需要對片內的RAM進行編程。用戶可以根據不同的配置模式，採用不同的編程方式。 加電時，FPGA晶元將EPROM中數據讀入片內編程RAM中，配置完成後，FPGA進入工作狀態。掉電後，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片FPGA，不同的編程數據，可以產生不同的電路功能。因此，FPGA的使用非常靈活。
編輯本段FPGA配置模式
FPGA有多種配置模式：並行主模式為一片FPGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片FPGA；串列模式可以採用串列PROM編程FPGA；外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。 如何實現快速的時序收斂、降低功耗和成本、優化時鍾管理並降低FPGA與PCB並行設計的復雜性等問題，一直是採用FPGA的系統設計工程師需要考慮的關鍵問題。如今，隨著FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向發展，系統設計工程師在從這些優異性能獲益的同時，不得不面對由於FPGA前所未有的性能和能力水平而帶來的新的設計挑戰。 例如，領先FPGA廠商Xilinx最近推出的Virtex-5系列採用65nm工藝，可提供高達33萬個邏輯單元、1,200個I/O和大量硬IP塊。超大容量和密度使復雜的布線變得更加不可預測，由此帶來更嚴重的時序收斂問題。此外，針對不同應用而集成的更多數量的邏輯功能、DSP、嵌入式處理和介面模塊，也讓時鍾管理和電壓分配問題變得更加困難。 幸運地是，FPGA廠商、EDA工具供應商正在通力合作解決65nm FPGA獨特的設計挑戰。不久以前，Synplicity與Xilinx宣布成立超大容量時序收斂聯合工作小組，旨在最大程度地幫助系統設計工程師以更快、更高效的方式應用65nm FPGA器件。設計軟體供應商Magma推出的綜合工具Blast FPGA能幫助建立優化的布局，加快時序的收斂。 最近FPGA的配置方式已經多元化！
編輯本段FPGA主要生產廠商
1、Altera 2、Xilinx 3、Actel 4、Lattice 其中Altera和Xilinx主要生產一般用途FPGA，其主要產品採用RAM工藝。Actel主要提供非易失性FPGA，產品主要基於反熔絲工藝和FLASH工藝。
編輯本段FPGA設計的注意事項
不管你是一名邏輯設計師、硬體工程師或系統工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協議的復雜系統中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵設計問題。不過，你不必獨自面對這些挑戰，因為在當前業內領先的FPGA公司里工作的應用工程師每天都會面對這些問題，而且他們已經提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案。
編輯本段I/O信號分配
可提供最多的多功能引腳、I/O標准、端接方案和差分對的FPGA在信號分配方面也具有最復雜的設計指導原則。盡管Altera的FPGA器件沒有設計指導原則(因為它實現起來比較容易)，但賽靈思的FPGA設計指導原則卻很復雜。但不管是哪一種情況，在為I/O引腳分配信號時，都有一些需要牢記的共同步驟： 1. 使用一個電子數據表列出所有計劃的信號分配，以及它們的重要屬性，例如I/O標准、電壓、需要的端接方法和相關的時鍾。 2. 檢查製造商的塊/區域兼容性准則。 3. 考慮使用第二個電子數據表制訂FPGA的布局，以確定哪些管腳是通用的、哪些是專用的、哪些支持差分信號對和全局及局部時鍾、哪些需要參考電壓。 4. 利用以上兩個電子數據表的信息和區域兼容性准則，先分配受限製程度最大的信號到引腳上，最後分配受限制最小的。例如，你可能需要先分配串列匯流排和時鍾信號，因為它們通常只分配到一些特定引腳。 5. 按照受限製程度重新分配信號匯流排。在這個階段，可能需要仔細權衡同時開關輸出(SSO)和不兼容I/O標准等設計問題，尤其是當你具有很多個高速輸出或使用了好幾個不同的I/O標准時。如果你的設計需要局部/區域時鍾，你將可能需要使用高速匯流排附近的管腳，最好提前記住這個要求，以免最後無法為其安排最合適的引腳。如果某個特定塊所選擇的I/O標准需要參考電壓信號，記住先不要分配這些引腳。差分信號的分配始終要先於單端信號。如果某個FPGA提供了片內端接，那麼它也可能適用於其他兼容性規則。 6. 在合適的地方分配剩餘的信號。 在這個階段，考慮寫一個只包含埠分配的HDL文件。然後通過使用供應商提供的工具或使用一個文本編輯器手動創建一個限制文件，為I/O標准和SSO等增加必要的支持信息。准備好這些基本文件後，你可以運行布局布線工具來確認是否忽視了一些准則或者做了一個錯誤的分配。 這將使你在設計的初始階段就和布局工程師一起工作，共同規劃PCB的走線、冗餘規劃、散熱問題和信號完整性。FPGA工具可能可以在這些方面提供幫助，並協助你解決這些問題，因此你必須確保了解你的工具包的功能。 你咨詢一位布局專家的時間越晚，你就越有可能需要去處理一些復雜的問題和設計反復，而這些可能可以通過一些前期分析加以避免。一旦你實現了滿意的信號分配，你就要用限制文件鎖定它們。 ------------------- 基於CMOS的設計主要消耗三類功率：內部的（短路）、漏電的（靜態的）以及開關的（電容）。當門電路瞬變時，VDD與地之間短路連接消耗內部功率。漏電功耗是CMOS工藝普遍存在的寄生效應引起的。而開關功耗則是自負載電容,放電造成的。開關功耗與短路功耗合在一起稱為動態功耗。下面介紹降低靜態功耗和動態功耗的設計技巧。
編輯本段降低靜態功耗
簡介
雖然靜態電流與動態電流相比可以忽略不計，然而對電池供電的手持設備就顯得十分重要，在設備通電而不工作時更是如此。靜態電流的因素眾多，包括處於沒有完全關斷或接通的狀態下的I/O以及內部晶體管的工作電流、內部連線的電阻、輸入與三態電驅動器上的拉或下拉電阻。在易失性技術中，保持編程信息也需一定的靜態功率。抗熔斷是一種非易失性技術，因此信息存儲不消耗靜態電流。
幾種降低靜態功耗的設計方法
•驅動輸入應有充分的電壓電平，因而所有晶體管都是完全通導或關閉的。 •由於I/O線上的上拉或下拉電阻要消耗一定的電流，因此盡量避免使用這些電阻。 •少用驅動電阻或雙極晶體管，這些器件需維持一個恆定電流，從而增加了靜態電流。 •將時鍾引腳按參數表推薦條件連接至低電平。懸空的時鍾輸入會大大增加靜態電流。 •在將設計劃分為多個器件時，減少器件間I/O的使用。 eX器件LP方式引腳的使用 Actel eX系列設計了特殊的低功率「休眠」模式。在該引腳驅動至高電平800ns後，器件進入極低功率待機模式，待機電流小於100μA。在低功率模式下，所有I/O（除時鍾輸入外）都處於三態，而內核全部斷電。由於內核被斷電，觸發器中存儲的信息會丟失，在進入工作模式（在引腳驅動至低平200ms後）時，用戶需再次對器件初始化。同樣，用戶也應關閉所有通過CLKA、CLKB以及HCLK輸入的時鍾。然而這些時鍾並不處於三態，時鍾就可進入器件，從而增加功耗，因此在低功率模式下，時鍾輸入必須處於邏輯0或邏輯1。 有時用戶很難阻止時鍾進入器件。在此場合，用戶可使用與CLKA或CLKA相鄰的正常輸入引腳並在設計中加進CLKINT。這樣，時鍾將通過靠近時鍾引腳的正常輸入進入器件，再通過CLKINT向器件提供時鍾資源。 採用這種輸入電路後，由於常規I/O是三態的，因此用戶不必擔心時鍾進入器件。當然，增加一級門電路會產生0.6ns的較大時鍾延時，幸好這在多數低功率設計中是可以接受的。注意應將與CLKINT緩沖器相關的CLKA或CLKB引腳接地。 此外還要注意，CLKINT只可用作連線時鍾，HCLK並不具備將內部走線網連接到HCLK的能力，因而HCLK資源不能被常規輸入驅動。換句話說，如果使用LP引腳就不能使用HCLK；使用HCLK時就應在外部截斷時鍾信號。
編輯本段降低動態功耗
動態功耗是在時鍾工作且輸入正在開關時的功耗。對CMOS電路，動態功耗基本上確定了總功耗。動態功耗包括幾個成分，主要是電容負載充電與放電（內部與I/O）以及短路電流。多數動態功率是內部或外部電容向器件充、放電消耗的。如果器件驅動多個I/O負載，大量的動態電流構成總功耗的主要部分。 對設計中給定的驅動器，動態功耗由下式計算 p=CL×V 2 DD×f 式中，CL是電容負載，VDD是電源電壓，f則是開關頻率。總功耗是每個驅動器功耗之總和。 由於VDD是固定的，降低內部功耗就要降低平均邏輯開關頻率，減少每個時鍾沿處的邏輯開關總數、減少連線網路，特別是高頻信號連線網路中的電容值。對低功率設計，需要從系統至工藝的每個設計級別中採取相應預防措施，級別越高，效果越好。
編輯本段FPGA與CPLD的辨別和分類
FPGA與CPLD的辨別和分類主要是根據其結構特點和工作原理。通常的分類方法是： 將以乘積項結構方式構成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。 將以查表法結構方式構成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。 盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點: ①CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。 ②CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。 ③在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程;FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。 ④FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。 ⑤CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術,無需外部存儲器晶元,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。 ⑥CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級編程,並且CLB之間採用分布式互聯,而CPLD是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。 ⑦在編程方式上,CPLD主要是基於E2PROM或FLASH存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類。FPGA大部分是基於SRAM編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。 ⑧CPLD保密性好,FPGA保密性差。 ⑨一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。
編輯本段FPGA的應用
1．電路設計中FPGA的應用
連接邏輯，控制邏輯是FPGA早期發揮作用比較大的領域也是FPGA應用的基石．事實上在電路設計中應用FPGA的難度還是比較大的這要求開發者要具備相應的硬體知識（電路知識）和軟體應用能力（開發工具）這方面的人才總是緊缺的，往往都從事新技術，新產品的開發成功的產品將變成市場主流基礎產品供產品設計者應用在不遠的將來，通用和專用IP的設計將成為一個熱門行業！搞電路設計的前提是必須要具備一定的硬體知識．在這個層面，乾重於學，當然，快速入門是很重要的，越好的位子越不等人電路開發是黃金飯碗．
2．產品設計
把相對成熟的技術應用到某些特定領域如通訊，視頻，信息處理等等開發出滿足行業需要並能被行業客戶接受的產品這方面主要是FPGA技術和專業技術的結合問題，另外還有就是與專業客戶的界面問題產品設計還包括專業工具類產品及民用產品，前者重點在性能，後者對價格敏感產品設計以實現產品功能為主要目的，FPGA技術是一個實現手段在這個領域，FPGA因為具備介面，控制，功能IP，內嵌CPU等特點有條件實現一個構造簡單，固化程度高，功能全面的系統產品設計將是FPGA技術應用最廣大的市場，具有極大的爆發性的需求空間產品設計對技術人員的要求比較高，路途也比較漫長不過現在整個行業正處在組建」首發團隊」的狀態，只要加入，前途光明產品設計是一種職業發展方向定位，不是簡單的愛好就能做到的！產品設計領域會造就大量的企業和企業家，是一個近期的發展熱點和機遇
3．系統級應用
系統級的應用是FPGA與傳統的計算機技術結合，實現一種FPGA版的計算機系統如用Xilinx V-4, V-5系列的FPGA，實現內嵌POWER PC CPU, 然後再配合各種外圍功能，實現一個基本環境，在這個平台上跑LINUX等系統這個系統也就支持各種標准外設和功能介面（如圖象介面）了這對於快速構成FPGA大型系統來講是很有幫助的。這種」山寨」味很濃的系統早期優勢不一定很明顯，類似ARM系統的境況但若能慢慢發揮出FPGA的優勢，逐漸實現一些特色系統也是一種發展方向。若在系統級應用中，開發人員不具備系統的擴充開發能力，只是搞搞編程是沒什麼意義的，當然設備驅動程序的開發是另一種情況，搞系統級應用看似起點高，但不具備深層開發能力，很可能會變成愛好者，就如很多人會做網頁但不能稱做會編程類似以上是幾點個人開發，希望能幫助想學FPGA但很茫然無措的人理一理思路。這是一個不錯的行業，有很好的個人成功機會。但也肯定是一個競爭很激烈的行業，關鍵看的就是速度和深度當然還有市場適應能力。看看吧，不知道合不合適！