電路無關

⑴ 數字電路中的約束項與無關項是一回事嗎

數字電路中取值只有兩種1,0 無關項在卡諾圖中取值X是方便分析的,X的意思是取值0,1都對結果無影響,所以在卡諾圖化簡的時候利用無關項的這一特點能很好的方便化簡.約束項就是取值為0的項。

加為或邏輯，要為0的的話它的每一項都為0，它的意思就是你所列的加法中的每一項為0. 卡諾圖中的約束項就是為0的項，所以它不矛盾的。只是這樣方便寫，其實就是單獨列出來都是為0的約束項。

數電的無關項是任意項和約束項的統稱,是指在變數的某些取值下，函數的值是任意的，或者這些取值根本不會出現，這些變數取值所對應的最小項。在表達式中「無關項」用「d」表示，在真值表或卡諾圖中用「×」號或「Φ」表示。 在卡諾圖運算中可以在其位置填入1或0，不影響運算結果。

(1)電路無關擴展閱讀：

數字電路邏輯變數之間的約束關系稱為約束。把不允許出現的對應組合對應的最小項稱為約束項。
用數字信號完成對數字量進行算術運算和邏輯運算的電路稱為數字電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。

現代的數字電路由半導體工藝製成的若干數字集成器件構造而成。邏輯門是數字邏輯電路的基本單元。存儲器是用來存儲二進制數據的數字電路。從整體上看，數字電路可以分為組合邏輯電路和時序邏輯電路兩大類。

按功能來分:

組合邏輯電路

簡稱組合電路，它由最基本的邏輯門電路組合而成。特點是:輸出值只與當時的輸入值有關，即輸出惟一地由當時的輸入值決定。電路沒有記憶功能，輸出狀態隨著輸入狀態的變化而變化，類似於電阻性電路，如加法器、解碼器、編碼器、數據選擇器等都屬於此類。

時序邏輯電路

簡稱時序電路，它是由最基本的邏輯門電路加上反饋邏輯迴路(輸出到輸入)或器件組合而成的電路，與組合電路最本質的區別在於時序電路具有記憶功能。時序電路的特點是:輸出不僅取決於當時的輸入值，而且還與電路過去的狀態有關。它類似於含儲能元件的電感或電容的電路，如觸發器、鎖存器、計數器、移位寄存器、儲存器等電路都是時序電路的典型器件。

按電路有無集成元器件來分，可分為分立元件數字電路和集成數字電路。

按集成電路的集成度進行分類，可分為小規模集成數字電路(SSI)、中規模集成數字電路(MSI)、大規模集成數字電路(LSI)和超大規模集成數字電路(VLSI)。

按構成電路的半導體器件來分類，可分為雙極型數字電路和單極型數字電路。

⑵ 歐姆定律與電路的連接方式無關無關是什麼意思什麼叫作電路的連接方式

電路的連接方式是串聯和並聯，歐姆定律是說電壓，電阻，電流的關系的

⑶ 設計門電路需要考慮無關項嗎

需要，這樣才能得出最簡化的邏輯表達式。

⑷ 無關項在邏輯電路的設計中的作用

化簡時加入無關項，有助於簡化電路。

⑸ （判斷題）正弦穩態分析中,理想電容或電感的阻抗值由元件參數C或L的大小決定,與外接電路無關

錯。與外接電路有關，頻率不同，電抗不同。

⑹ 有關數電的問題：1.組合邏輯電路的特點是輸入只與。。。。有關，與。。。。無關、、

組合邏輯電路在邏輯功能上的特點是 任意時刻的輸出僅僅取決於該時刻的輸入，與電路原回來的狀態無關。
時序邏輯電答路在邏輯功能上的特點是 任意時刻的輸出不僅取決於當時的輸入信號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。

在多路數據傳送過程中，能夠根據需要將其中任意一路選出來的電路，叫做數據選擇器，也稱多路選擇器或多路開關。如：74HC151（8選1數據選擇器）。

⑺ 數字電路無關項化簡

還像是統計學，好好學習，帥哥

⑻ 數字電路，，X表示無關項，那X跟1是怎樣畫包圍圈的。不是1跟1畫嗎，1跟X畫是什麼意思

先說一說無關項。
在數字電路中有一些邏輯項，無論它們存在(為1)或者是不存在(為0)，都不會影響邏輯函數的功能。也就是說，它們的存在與否，對於邏輯函數而言是無關緊要的，所以稱之為無關項X。
那麼，我們就可以根據需要，在不同的場合給它們賦值為1或者為0。
在本題中，給X賦值1可以有利於化簡函數，
所以就將它視為1。
當然，這樣做是不會影響函數的功能的。

⑼ 一個電路任一時刻的輸出僅僅跟該時刻的輸入有關，而與電路前一時刻的輸出無關，此 此電路稱為什麼邏輯電路

組合邏輯電路

組合邏輯電路是指在任何時刻，輸出狀態只決定於同一時刻各輸入狀態的組合，而與電路以前狀態無關，而與其他時間的狀態無關。其邏輯函數如下：

Li=f（A1，A2，A3……An） (i=1，2，3…m)

其中，A1~An為輸入變數，Li為輸出變數。

組合邏輯電路的特點歸納如下：

1、輸入、輸出之間沒有返饋延遲通道；

2、電路中無記憶單元。

(9)電路無關擴展閱讀：

組合邏輯電路分析方法：

在asic設計和pld設計中組合邏輯電路設計的最簡化是很重要的，在設計時常要求用最少的邏輯門或導線實現。在asic設計和pld設計中需要處理大量的約束項，值為1或0的項卻是有限的，提出組合邏輯電路設計的一種新方法。

與邏輯表示只有在決定事物結果的全部條件具備時，結果才發生的因果關系。輸出變數為1的某個組合的所有因子的與表示輸出變數為1的這個組合出現、所有輸出變數為0的組合均不出現，因而可以表示輸出變數為1的這個組合。

⑽ 電動勢為什麼與內外電路無關

電動勢的大小是由電源本身材料等因素決定的，不會受電路影響！