數字電路相鄰

① 數字電路

選擇 出了6 8 10 13 14 作者沒給題外 其餘為 BAABABCC
選擇為 錯錯錯 對對對 錯對錯錯

② 《數字邏輯電路》 作業 求解.50分/

1. 一個8選一數據選擇器的數據輸入端有（D）個
A. 1
B. 2
C. 3
D. 8 數據端有8個，地址端3個，數據輸出1個

2. 8位移位寄存器，串列輸入時經（D）個脈沖後，8位數碼全部移入寄存器中
A. 1
B. 2
C. 4
D. 8 每個脈沖移入1位

3. 下列觸發器中，沒有約束條件的是（D）
A. 基本RS觸發器 只要是RS觸發器，都有約束條件：不得出現R=S=1的情況
B. 主從RS觸發器
C. 同步RS觸發器
D. 邊沿D觸發器

4. 與十進制數（53.5）10等值的數或代碼為(A).
A. (0101 0011.0101)8421BCD
B. (36.8)16 --- 54.5
C. (100101.1)2 -----37.5
D. (65.7)8 -------53.875

5. 一個16選一的數據選擇器，其地址輸入（選擇控制輸入）端有（C）個.
A. 1
B. 2
C. 4 2^4 = 16
D. 16

6. 邊沿式D觸發器是一種（C）穩態電路
A. 無
B. 單
C. 雙
D. 多

7. 在何種輸入情況下，「與非」運算的結果是邏輯0(D).
A. 全部輸入是0
B. 任一輸入是0
C. 僅一輸入是0
D. 全部輸入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0

8. 與八進制數(47.3)8等值的數為(A).
A. (100111.011)2 3位2進制對應1為8進制
B. (27.8)16
C. (27.3)16
D. (100111.11)2

9. 以下表達式中符合邏輯運演算法則的是(D).
A. C·C=C2
B. 1+1=10
C. 0<1
D. A+1=1

10. 為實現將JK觸發器轉換為D觸發器，應使（ A ）
A. J=D,K=/D
B. K=D,J=/D
C. J=K=D
D. J=K=/D

11. 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為（B）位
A. 5
B. 6 2^6 = 64 > 50
C. 10
D. 50

12. 對於D觸發器，欲使Qn+1=Qn，應使輸入D=（ C ）
A. 0
B. 1
C. Q
D. /Q

13. 欲使JK觸發器按Qn+1=1工作，可使JK觸發器的輸入端（ B ）
A. J=K=1
B. J=1,K=0
C. J=K=/Q或B
D. J=K=0

14. 把一個5進制計數器與一個10進制計數器串聯可得到（ D ）進制計數器
A. 4
B. 5
C. 9
D. 20 新計數器的模是10的整倍數

15. 以下代碼中為無權碼的為( C ).
A. 8421BCD碼
B. 5421BCD碼
C. 餘三碼
D. 2421碼

16. 描述觸發器的邏輯功能的方法不包括（ B ）
A. 狀態轉表
B. 特性方程
C. 狀態轉換圖
D. 狀態方程

17. 在下列觸發器中，有約束條件的是（ C ）
A. 主從JK F/F
B. 主從D F/F
C. 同步RS F/F
D. 邊沿D F/F

18. 同步計數器和非同步計數器比較，同步計數器的顯著優點是（ A ）。
A. 工作速度高
B. 觸發器利用率高
C. 電路簡單
D. 不受時鍾CP控制

19. N個觸發器可以構成最大計數長度（進制數）為（ D ）的計數器
A. N
B. 2N
C. N的平方
D. 2的N次方

20. 對於T觸發器，若原態Qn=0，欲使新態Qn+1=1，應使輸入T=（D）
A. 0 保持
B. 1 翻轉
C. Q 保持
D. /Q或1 翻轉，選這個是因為答案比較全

21. 以下代碼中為恆權碼的為( B ).
A. 循環碼
B. 5421BCD碼
C. 餘三碼
D. 格雷碼

22. 下列觸發器中，有空翻現象的有（ D ）
A. 邊沿D觸發器
B. 主從RS觸發器
C. 同步RS觸發器
D. 主從JK觸發器

23. 欲使JK觸發器按Qn+1=Qn工作，可使JK觸發器的輸入端（B）
A. J=K=1
B. J=Q,K=/Q 當Qn=0，J=0，K=1，輸出0；當Qn=1，J=1，K=0，輸出1
C. J=/Q ,K=Q
D. J=Q,K=1

24. N個觸發器可以構成能寄存（B）位二進制數碼的寄存器
A. N-1
B. N
C. N+1
D. 2N

25. 對於T觸發器，若原態Qn=1，欲使新態Qn+1=1，應使輸入T=（A）
A. 0或/Q
B. 1
C. Q
D. /Q

26. 一位十六進制數可以用( C )位二進制數來表示
A. 1
B. 2
C. 4
D. 16

27. 下列邏輯電路中為時序邏輯電路的是（C）
A. 變數解碼器
B. 加法器
C. 數碼寄存器
D. 數據選擇器

28. 卡諾圖上變數的取值順序是採用( B )的形式，以便能夠用幾何上的相鄰關系表示邏輯上的相鄰。
A. 二進制碼
B. 循環碼
C. ASCII碼
D. 十進制碼

29. A+BC= ( C ).
A. A+B
B. A+C
C. （A+B）（A+C）
D. B+C

30. 對於JK觸發器，若J=K，則可完成（C）觸發器的邏輯功能
A. RS
B. D
C. T
D. T'問題補充：

31. 程序控制中,常用下列哪種電路作定時器（ B ）
A. 比較器
B. 計數器
C. 解碼器
D. 編碼器

32. 存儲8位二進制信息要（ D ）個觸發器
A. 2
B. 3
C. 4
D. 8

33. 常用的BCD碼有( C ).
A. 奇偶校驗碼
B. 格雷碼
C. 8421碼
D. 漢明碼

34. 以下電路中，加以適當輔助門電路，（ B ）適於實現單輸出組合邏輯電路
A. 奇偶校驗器
B. 數據選擇器
C. 數值比較器
D. 七段顯示解碼器

35. 在一個8位的存儲單元中，能夠存儲的最大無符號整數是( D ).
A. （256）10
B. （127）10
C. （FE）16
D. （255）10

36. 在何種輸入情況下，「或非」運算的結果是邏輯1( A ).
A. 全部輸入是0
B. 全部輸入是1
C. 任一輸入為0，其他輸入為1
D. 任一輸入為1

37. 同步時序電路和非同步時序電路比較，其差異在於後者（ B ）
A. 沒有觸發器
B. 沒有統一的時鍾脈沖控制
C. 沒有穩定狀態
D. 輸出只與內部狀態有關

38. 在下列邏輯電路中，不是組合邏輯電路的有（ D ）
A. 解碼器
B. 編碼器
C. 全加器
D. 寄存器

39. 當邏輯函數有n個變數時，共有( D )個變數取值組合？
A. n
B. 2n
C. n的平方
D. 2的n次方

總算做完了，採納的話，記得加分啊，哈哈

③ 數字電路中，用卡諾圖法化簡為最簡或與式，這里的約束條件是什麼意思怎麼應用詳解過程，拍照上傳。

一、具體分析

1、意思：約束條件里的項就是填X的無關項；

2、詳解過程：

④ 數字電路，化簡邏輯函數

①解
A異或B可以表示成：AB非+A非B ，用這樣的形式去掉原式中的「異或」「同或」。再根據摩根定律和邏輯代數的方法一般就可以化簡成 最簡與或式。
如果遇到原式十分復雜的情況，可以用「卡諾圖」來化簡，其步驟一般是：
（1）將邏輯函數寫成最小項表達式
（2）按最小項表達式填卡諾圖，式中包含了的最小項其相應位置填1，其餘填0
（3）合並最小項，將相鄰的「1」圈成一組，每組含2^n個方格，每個包圍圈對應一個新的乘積項（即一個最簡與或項）。
（4）將所有包圍圈對應的乘積項相加。得到最簡與或表達式。

②解
幾進制的計數器就是看該計數器計數計了多少個數然後返回初值。比如一個計數器從1開始計數，計到11的時候其下一個狀態又變成1了，那麼就是一個11進制的計數器。

③不好意思，這個我不確定哈，我估計是為了匹配邏輯門的輸出電平。可以看成是一個上拉電阻。

④解
首先，邏輯電路的每個狀態對應一個圈，圈內的數字是來表示該狀態。圈之間一般有箭頭，箭頭表示狀態的轉換，即從一個狀態轉換到另一個狀態。箭頭上面的數字表示狀態轉換需要的條件。具體表示的是那個量，還要根據畫出狀態圖的狀態表。表頭上肯定會寫出的。

最後題，解
CP表示Clock Pulse 是工作時鍾，圖示的JK觸發器根據JK觸發器的邏輯表達式，當J=K=1時，輸出的下一個狀態 = 目前狀態 取非。即Qn+1=Qn非。
另：圖中哪有A，B啊？

參考資料：電子技術基礎（數字部分） 高教
希望我的回答對你有幫助哈~ ^_^

⑤ 數字電路化簡到最後有兩種結果。看看一樣不一樣。

用卡諾圖法化簡邏輯表達式的原理是∶具有相鄰性的最小項可以合並，並消去不同的因子。而合並最小項的一般規則就是∶如果有2^n(n=1,2,3…)個最小項相鄰並排列成一個矩形組，則它們可以合並為一項，並消去n對因子。結果只包含這些最小項的公共因子。跟據上面所述我們常用的就是2,4,8項了，16項太大了不常用。

⑥ 對數字電路里的卡諾圖有一點疑問，就是利用卡諾圖化簡的時候，斜對角的兩個最小項能不能畫圈

不能，但如果是四個角是可以的

⑦ 關於數字電路的這兩道題怎麼用卡諾圖化簡法

先將卡諾圖畫出來再說呀。難道卡諾圖還要別人幫你畫么
畫卡諾圈時，同一個格子可以被多個圈包圍，注意循環相鄰（對邊相鄰、四角相鄰）。

⑧ 高速數字電路中影響串擾的因素

在高速電路中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數字電路的設計中，信號完整性問題越來越突出，其已經成為高速電路設計工程師不可避免的問題。串擾是指有害信號從一個網路轉移到另一個網路，它是信號完整性問題中一個重要問題，在數字設計中普遍存在，有 可能出現在晶元、PCB板、連接器、晶元封裝和連接器電纜等器件上。如果串擾超過一定的限度就會引起電路的誤觸發，導致系統無法正常工作。因此了解串擾問 題產生的機理並掌握解決串擾的設計方法，對於工程師來說是相當重要的。

串擾是信號在傳輸線上傳播時，由於電磁耦合而在相鄰的傳輸線上產生不期望的電壓或電流雜訊干擾，信號線的邊緣場效應是導致串擾產生的根本原因。

當干擾線上有信號傳輸時，由於信號邊沿電壓的變化，在信號邊沿附近的區域，干擾線上的分布電容會感應出時變的電場，而受害線處於這個電場裡面， 所以變化的電場會在受害線上產生感應電流。可以把信號的邊沿看成是沿干擾線移動的電流源，在它移動的過程中，通過電容耦合不斷地在受害線上產生電流雜訊。