A. 设计一位二进制数减法器,包括低位的借位和向高位的借位,画出逻辑图
实验中所用的运算器数据通路图如图3.1-1.图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器.右方为低4 位运算芯片,左方为高4 位运算芯片.低位芯片的进位输出端Cn+4 与高位芯片的进位输或搭入端Cn 相连,使低4 位运算产生的进位送进高4位运算中.低位芯片的进位输入端Cn 可与外来进位相连,高位芯片的进位输出引至外部.两个芯片的控制端S0～S3 和M 各自相连.为进行双操作数运算,运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据.要将内总线上的数据锁存到DR1 或DR2 中,则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平.当T4 脉冲来到的时候,总线上的数据就被锁存进DR1 或DR2 中了.为控制运算器向内总线上输出运算结果,在其输出端连接了一个三态门（用74LS245 实现）.若要将运算结果输出到总线上,则要将三态门74LS245 的控制端ALU-B 置低电平.否则输出高阻态.数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据.其中,输入开关经过一个三态门（74LS245）和内总线相连,该三态门的控制信号为SW-B,取低电平时,开关上的数据则通过三态门而送入内总线中.总线数据显示灯（在BUS UNIT 单元中）已与内总线相连,用来显示内总线上的数据.控制信号中除T4 为脉冲信号,其它均为电平信号.由于实验电路中的时序信号均已连至“W/R UNIT”单元中的肆团并相应时序信号引出端,因此,需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端.在进行实验时,按动微动开关,即可获得实验所需的单脉冲.图3.1-1 运算器通路图 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCH UNIT”单元中的二进制数据开关来模拟,其中Cn、ALU-B、SW-B 为低电平有效,LDDR1、LDDR2 为高电平有效.对于单总线数据通路,作实验时就要分时控制总线,即当向DR1、DR2 工作暂存器打入数据时,数据开关三态门打开,这时应保证运算器输出三态门关闭；同样,当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态.四、实验步骤（1）按图2.6-2 连接实验电路并检查无误.图中将用户需要连接的信号线用小圆圈标明（其它实验相同,不再说明）.（2）开电源开关.（3）用输入开关向暂存器DR1 置数.①拨动输入开关形成二进制数01100101（或其它数值）.（数据显示灯亮为0,灭为1）.②使SWITCH UNIT 单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭 ALU 输出三态门）、LDDR1=1、LDDR2=0.③按动微动开关KK2,则将二进制数01100101 置入DR1 中.（4）用输入开关向暂存器DR2 置数.①拨动输入开关形成二进制数10100111（或其它数值）.②SW-B=0、ALU-B=1 保持不变,改变LDDR1、LDDR2,使LDDR1=0、LDDR2=1.③按动微动开关KK2,则将二进制数10100111 置入DR2 中.（5）检验DR1 和DR2 中存的数是否正确.①关闭数据输入三态门（SW-B=1）,打开ALU 输出三态门（ALU-B=0）,并使LDDR1=0、LDDR2=0,关闭寄存器.②置S3、S2、 S1、S0 、M 为1 1 1 1 1,总线显示灯则显示DR1 中的数.③置S3、S2、 S1、S0 、M 为1 0 1 0 1,总线显示灯则显示DR2 中的数.（6）改变运算器的功能设置,观察运算器的输出.①SW-B=1、ALU-B=0 保裂迹持不变.②按表2-2 置S3、S2、 S1、S0 、M、Cn 的数值,并观察总线显示灯显示的结果.例如：置S3、S2、 S1、S0 、M、Cn 为1 0 0 1 0 1,运算器作加法运算.置S3、S2、 S1、S0 、M、Cn 为0 1 1 0 0 0,运算器作减法运算.（7）验证74LS181 的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=65、DR2=A7 的情况下,改变运算器的功能设置,观察运算器的输出,填入下表中,并和理论分析进行比较、验证.图3.1-2 算术逻辑实验连线这个是2片181组成8位的ALU
信息来源
B. 设计一个把8421码转换成格雷码的转换电路
恩~~~~这个是《数字逻辑与数字电路》老师的课件吧!书上好烂正象有例题,我也记不清虚中了.
大概就是写出真值表,0反应,写出对应的最大项,在将各个最大项求与,就可以得出表达试.接着就可以画卡诺图并化简,画出逻辑电路图了.
因为我也没听的十分明白,所以有什么不对希望谅解.
而且我感觉只要弄明白4-2线,和全加器、半加器、全减器、半减器就差不饥誉悔多了,其他的大概知道是怎么回事就可以了吧~!
C. 全减器和半减期的在逻辑功能上有什么区别
只考虑本位相加（减）的运算为半加（减）器，有两个输入端口型谈为加（减）数，两个输出端口为本位结果及进（借）位。
不仅考虑本位相加（减）的运算，还考虑低位进（借）位为全加（减）器，有三个输入端口为两个加（减）数和一个低位的进（借）位握物，两个输出为本位结果及进（卜皮碰借）
D. 半加器和全加器的区别是什么
半加器和全加器的区别
半加器：HA 有两个代表数字(A0,B0)有两个输出端,用于输出和S0及进位C1。（只考虑两个1位二进制数A和B相加，不考虑低进位来的进位数相加称为半加。）
全加器：FA，有三个输入端，以输入Ai、Bi、Ci，有两个输出端Si，Ci+1（除了两个1位二进制数，还与低位向本大迟位的进数相加称为全加器。）
半加器拆早没有接收进位的输入端，全加器有进位输入端，在将两个多位二进制数相加时，除了最低位外，每一位都要考虑来自低位的进位，半加器则不用考虑，只需要考虑两个输入端相加即可。滚御李
E. iPhone突然黑屏，又自动重启是什么情况
如出现苹果自动重启的情况，建议通过以下方式进行处理：
1、遇到此类情况，多半是手机的系统出现问题了，而且开机也不可能了，所以唯一的办法就是进入DFU模式进行刷机，首先先要在电脑上安装一个iTunes；
2、 在电脑安装好iTunes以后，然后就要重新下载一个苹果系统，也就是IOS固件，这个固件版本尽量下载与当李搏前手机版本相差不大的，固件的下载只要网络一下都可以找到的；
3、准备好iTunes和刷机固件以后，即可开始正式刷机了，
首先将电脑上安装的iTunes打开，然后用数据线将iPhone与电脑连接起来；
4、 将手机与电脑连接以后，然后同时按下电源键和音量减键，这个时候苹果的LOGO会出现，不用管，持续按双键不放手，苹果LOGO会再消失，此时松开电源键，持续保持音量减键不放手，一直按着等到电脑发出与手机连接的提示音“叮咚”，就表示已经进入DFU；
5、当手机手机进入DFU以后，这个时候电脑上的iTunes就会弹出提示连接到一台iPhone，点击“哪宽祥确认”即可；
6、 当点击“确定”以后，iTunes就会出现如下图的提醒，这个时候比较关键的一步来了，键盘上的shift键，再点击“恢复iPhone”按钮；
7、点击“恢复iPhone”按钮以后，系统就会打开文件夹，然后就选择之前已经下载好的固件，这个时候系统就会提醒，点击“确定”即可；
8、 完成以上的步骤以后就开始重新装系统了，然后在这恢复iPhone的途中，千万不要关掉电脑也不要拔掉数据线，更不能巧租不要关掉iTunes；
9、等到手机系统安装完了，手机的屏幕出现下图这样的情况以后，则说明手机系统重新安装成功了，然后打开使用即可。
F. 用Verilog HDL语言描述一位半减器模块h_suber，输入端口为a,b，输出差为diff，
参考代码凳宽如下，
mole add_1bit (a, b, ci, s, co)
input a, b, ci; //Ci为上正物个进位。
output reg s, co; //co为当前的进位，s为加结枣清亮果
always@(*)
begin
co = (a&b) | (b&ci) | (ci&a);
if (ci)
s = ! (a^b);
else
s = (a^b);
end
endmole
G. 什么是全加器，全减器，半加器，半减器
1、全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进橘段位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
2、全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显圆模誉示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。同时，全减器可以采用74LS138三线—八线译码器实现。
3、半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。
4、减法电路是基本集成运放电路的一种，减法电路可以由反相加法电路构成，也可以由差分电路构成。基本集成运放电路有加、减、积分和微分等四种运算。一般是由集成运放外加反馈网络所构成的运算电路来实现。
(7)半减器逻辑电路图扩展阅读：
半加器有两个输入和两个输出，输入可以标识为A、B，输出通常标识为求和（Sum）和进位（Carry）。输入经异或（XOR）运算后即为S，经和（AND）运算后即为C。
半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。
H. 数字电路 8421 转2421 真值表
` 8421 2421
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 0100 0100
5 0101 1011
6 0110 1100
7 0111 1101
8 1000 1110
9 1001 1111
10 0001 0000 0001 0000
用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它团碰察具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
表征逻辑事件输入和输出之间全部可能状态的表格。列出命题公式真假值的表。通常以1表示真，吵缺0 表示假。命题公式的取值由组成命塌茄题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。
真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。 (表达式可以是论证；就是说，表达式的合取，它的每个结合项(conjunct)都是最后要做的结论的一个前提。