㈠ ic61带宽
因为ic带宽需要更多内存。ic电路工作时的完整过程：当电路处于初始状态时，C、D两点的电位为高电平，通过二输入与非门输出低电平，此时M1、M2、M7、M8导通，M3、M9截止，A和B点为高电平，所以M6和M12导通，M4和M10截止，当 \[{f_{ref}}\] 先到高电平时，M2截止，M5导通，此时C点被拉到低电位；当 \[{f_{div}}\] 也迎来高电平时，下半部分的电路将会重复上述过程同，使得D点也处于低电位，此时C、D点通过与非门输出高电平，M3、M9导通，A、B两点被接到低电平，M4、M10导通，C、D又回到高电平，最终UP和DN输出低电平，回归原始状态。下面是在cadence中的电路图,这里说明一下，因为此次计划在IC61中进行设计，而IC61中只有TSMC 65nm的库，所以之后的电路结构会有所限制，主要是mos管电源电压只有1.2 的限制。
FIG.3 PFD整体电路图
FIG.4 TSPC D触发器
数字逻辑电路的设计相对比较简单，晶体管的W和L按照最小尺寸设定，而后搭建测试电路，如下图所示， \[{f_{ref}}\] 和\[{f_{div}}\] 分别连接一个脉冲源，频率都是1MHz，占空比为50%，相位延迟通过时间延迟来体现，在本图中，在 \[{f_{ref}}\] 的输入脉冲源中延迟时间delay time可以表示为
\[\frac{{360 + T}}{{360*f}}\] ,其中T表示为延迟的相位（角度），f为信号的频率。
㈡ 什么是tspc原理
单相时钟(TSPC)电路除具有很高的频率外，晶体管的数量少且尺寸小，所以功耗极低，因而经常在前置分频器中采用。
㈢ 为什么说理想的内插是不能物理实现的
理想的内插滤波器是非因果的，无法实现。实际的滤波器（一阶保持）需要对理想滤波器进行因果近似，无法对采样信号的频率进行理想的过滤。所以无法实现理想的内插。