集成电路制造工艺

① 求一份集成电路制造工艺的主要流程

Chapter 2
IC 生产流程与测试系统
1
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
2 IC 生产流程与测试系统
2.1 IC 生产流程简介
你想知道精密的IC 芯片是如何从粗糙的硅矿石中诞生的吗？本节将为您揭开IC 制造的神秘面纱。
你知道吗？制造一块IC 芯片通常需要400 到500 道工序。但是概括起来说，它一般分为两大部分：前道
工序（front-end proction）和后道工序（back-end proction）。
[1] 前道工序
该过程包括：
(1) 将粗糙的硅矿石转变成高纯度的单晶硅。
(2) 在wafer 上制造各种IC 元件。
(3) 测试wafer 上的IC 芯片
[2] 后道工序
该过程包括：
(1) 对wafer 划片（进行切割）
(2) 对IC 芯片进行封装和测试
在制造过程中有数道测试步骤。其中，在前道工序中对IC 进行的测试，我们把它叫做wafer 测试。在后
道工序过程中对封装后的IC 芯片进行的测试，我们称之为封装测试。在有些情况下，wafer 测试也被放
在后道工序中，但在本文里，我们把wafer 测试归为前道测试。
半导体基础知识
2
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
前道生产流程：
<1> 硅棒的拉伸
将多晶硅熔解在石英炉中，然后依靠
一根石英棒慢慢的拉出纯净的单晶硅棒。
晶种
单晶硅
加热器
石英炉
熔融的硅
金刚石刀
单晶硅
抛光剂
Wafer
气体
加热器
Wafer
石英炉
<2> 切割单晶硅棒
用金刚石刀把单晶硅棒切成一定的厚度
形成WAFER。
<3> 抛光WAFER
WAFER 的表面被抛光成镜面。
<4> 氧化WAFER 表面
WAFER 放在900 度——1100 度的氧化
炉中，并通入纯净的氧气，在WAFER 表面
形成氧化硅。
Chapter 2
IC 生产流程与测试系统
3
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
滴上光刻胶
电极
电极
真空泵
反应气体
Wafer
Wafer
抛光板
研磨剂
光学掩模板
镜片
Wafer
移位
重复<5> 到<9>，在
WAFER 上形成所需的
各类器件
<5> 覆上光刻胶
通过旋转离心力，均匀地在WAFER
表面覆上一层光刻胶。
<6> 在WAFER 表面形成图案
通过光学掩模板和曝光技术在
WAFER 表面形成图案。
<7> 蚀刻
使用蚀刻来移除相应的氧化层。
<8> 氧化、扩散、CVD 和注入离子
对WAFER 注入离子（磷、硼），然
后进行高温扩散，形成各种集成器件。
<9> 磨平（CMP）
将WAFER 表面磨平。
半导体基础知识
4
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
正极
负极
Wafer
进气
出气
芯片
Wafer
探针卡
信号
使用ADVANTEST 的
T6573 测试系统
<10> 形成电极
把铝注入WAFER 表面的相应位置，
形成电极。
<11>WAFER 测试
对WAFER 进行测
试，把不合格的芯片
标记出来。
Chapter 2
IC 生产流程与测试系统
5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
后道生产流程：（对WAFER 测试合格的芯片进行下面的处理）
􀀀Ε 􀀀Ε 􀀀Ε􀀀Ε 􀀀Ε 􀀀Ε
􀀀Ε􀀀Ε􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε􀀀Ε􀀀Ε
􀀀Ε 􀀀Ε
金刚石刀
Wafer
芯片
Frame
芯片
连线
芯片Frame
树脂
<12> 切割WAFER
把芯片从WAFER 上切割下来。
<13> 固定芯片
把芯片安置在特定的FRAME 上
切割机切割
Lead Frame
<14> 连接管脚
用25 微米的纯金线将芯片和FRAME
上的引脚连接起来。
<15> 封装
用陶瓷或树脂对芯片进行封装。
半导体基础知识
6
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
2.2 前道工序中的测试及设备
在前道工序完成前要对wafer 进行前道测试，这样做可以避免对不合格的IC 芯片进行封装，从而减少不
必要的浪费，减少生产成本。
T665510
镜片
激光
芯片
测试socket
信号
Performance board
芯片
老化板
芯片
引脚
<16> 修正和定型（分离和铸型）
把芯片和FRAME 导线分离，使芯
片外部的导线形成一定的形状。
<17> 老化（温度电压）测试
在提高环境温度和芯片工作电压的情
况下模拟芯片的老化过程，以去除发
生早期故障的产品
老化机老化板
<18> 成品检测及可靠性测试
进行电气特性检测以去除不合格的芯片
成品检测：
电气特性检测及外观检查
可靠性检测：
实际工作环境中的测试、长期工作的寿
命测试
<19> 标记
在芯片上用激光打上产品名。
完整的封装
Chapter 2
IC 生产流程与测试系统
7
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
下面，将向大家介绍一下前道测试中需要使用的设备：
(1) 测试系统（test system）：测试系统生成测试IC 时所需的各种信号，并且检测IC 的输出信号。根
据检测的结果，测试系统判断所测的IC 是否合格，并将测试的结果传输给wafer prober。
(2) Wafer prober：wafer prober 将wafer 从工作台上移送到测试头下面，并将探针卡上的针脚压在IC
芯片上，形成良好的电气接触。Wafer prober 还要根据测试系统的测试结果，给不合格的IC 打上墨
印。
(3) 探针卡（probe card）：探针卡负责测试系统与IC 芯片之间的电气连接。在探针卡上有很多的探针
（needle）。测试时，这些探针被压到IC 芯片的电极板上，从而完成与IC 芯片的电气连接。
早期的探针是几厘米长的钨质探针。但是这种钨质探针因为自身的电气特性，无法应用在信号频率
高于60MHz 的场合，也无法应付narrow pitched pad。
之后推出的新型探针卡上的探针已经解决了上述的限制，完全可以满足当今设备的测试需求。
再接下来，将向大家介绍一下memory 器件在wafer 测试中的修复：
在高密度内存单元的制造过程中，通常会额外地再造一些备用的内存单元。这样，在测试中如果发现某
些内存单元不合格，就可以用备用的内存单元进行替换，从而提高良品率。
在wafer 测试中，需要对不合格的IC 芯片进行分析，以判别如何使用备用的内存单元来修复这些芯片。
这种分析称为修复分析，分析的算法称为修复算法。
经过修复算法分析后，如果IC 芯片不能修复，就归为废品，如果可以修复，就使用激光修复器对电路重
新连接，用备用内存单元条替换已损坏的内存单元。修复后的IC 芯片需要重新进行测试。只有通过测试
后，wafer 测试才算结束。
最后，让我们再看一下wafer 测试分析：
将wafer 测试的结果根据芯片的位置坐标显示出来，就可以形成一张wafer 的映射图。通过该图，可以
看到次品芯片的分布趋势。良品/ 次品的分类也可以依靠映射图中的数据进行，而无须使用墨印器。对
于内存设备来说，还能够显示每一个不合格的比特的空间分布。次品的错误模式以及其他的分析数据对
于减少次品率大有益处。
剔除废品IC 的方法：
1 ．使用墨印器（Inker）给不合格的IC 芯片上打上墨印。在后道工序中，
在划片的时候丢弃被打上墨印的IC
2 ．也可以不用墨印器，而直接记录下出问题的IC 芯片在wafer 上的坐
标。在后道工序中（切割wafer 时）根据该坐标丢弃IC。
小知识
内存单元：
内存单元是用来保存数据（0 或1）的电路单元。
一个最简单的内存单元是由一对晶体管和一个电容组成的。例如，拥有
64Mbit 容量的内存设备中有64,000,000 个内存单元。
MRA：
在ADVANTEST，我们使用MRA （memory repair analyzer，即内存修复分析
器）来进行高速的分析并获得修复方案。即，如何用备用单元条来替换有问
题的单元。
小知识
半导体基础知识
8
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
Fig.2-1 由WFBMAP3 显示的wafer fail bit map
2.3 封装测试/ 最终测试
在完成封装测试的过程中，我们要用到的测试系统和HANDLER。
刚刚我们提到了存放IC 芯片的托盘，下面我们来介绍一下。
WFBMAP3
WFBMAP3 （wafer fail bit map）是一个ADVANTEST 为内存测试提供的软
件。Wafer map 与wafer fail bit map 这两个软件都能显示wafer 上芯片
的测试结果，但是只有wafer fail bit map 能够显示内存芯片中每一个内
存单元的测试结果。
小知识
测试系统到底做些什么？
答：测试系统会向所测试的IC 加上信号，然后从IC 的输出端接受IC 的输
出信号，以判断该IC 芯片是否合格。
HANDLER 到底是什么？
答：HANDLER 即是机械手，它把所要测试的IC 芯片从托盘里移至测试平台
上。在测试结束后，它通过接受信号，把合格与不合格的IC 芯片移至相应
的平台 。HANDLER 还能根据测试要求对IC 芯片进行加热和冷却。
小知识
TRAY （托盘）是什么？
答：通常在使用HANDLER 把芯片放在一个TRAY 中，对于各种不同形状的
IC，我们相对有不同的TRAY。在测试台，HANGLER 根据P/F 把IC 放在两个
不同的TRAY 中。
小知识

② 集成电路制造工艺中n，p是什么意思

n p是半导体的类型 n型是在本征半导体内掺杂一些Va族等的金属或者非金属原子专 使得半导体属内部出现“多余”电子 使得自由电子浓度远远大于空穴 p型就是掺杂一些IIIa族等的原子 使得空穴浓度远远大于自由电子

③ 什么是28nm集成电路工艺

28nm集成电路工艺：它指的是晶体管门电路的尺寸，现阶段主要以纳米（nm）为单位，制造工艺的提高，意味着显示芯片的体积将更小、集成度更高，可以容纳更多的晶体管和中央处理器一样，显示卡的核心芯片，也是在硅晶片上制成的。

CPU制作工艺指的是在生产CPU过程中，现在其生产的精度以纳米来表示，精度越高，生产工艺越先进。在同样的材料中可以容纳更多的电子元件，连接线也越细，有利于提高CPU的集成度。

(3)集成电路制造工艺扩展阅读：

制造工艺详解：

1、硅提纯

生产CPU与GPU等芯片的材料是半导体，现阶段主要的材料是硅Si，这是一种非金属元素，从化学的角度来看，由于它处于元素周期表中金属元素区与非金属元素区的交界处，所以具有半导体的性质，适合于制造各种微小的晶体管，是目前最适宜于制造现代大规模集成电路的材料之一。

在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。以往的硅锭的直径大都是200毫米，而CPU或GPU厂商正在增加300毫米晶圆的生产。

2、切割晶圆

硅锭造出来了，并被整型成一个完美的圆柱体，接下来将被切割成片状，称为晶圆。晶圆才被真正用于CPU与GPU的制造。所谓的“切割晶圆”也就是用机器从单晶硅棒上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个处理器的内核。

3、影印

在经过热处理得到的硅氧化物层上面涂敷一种光阻物质，紫外线通过印制着处理器复杂电路结构图样的模板照射硅基片，被紫外线照射的地方光阻物质溶解。而为了避免让不需要被曝光的区域不受到光的干扰，必须制作遮罩来遮蔽这些区域。

4、蚀刻

这是CPU与GPU生产过程中重要操作，也是处理器工业中的重头技术。蚀刻技术把对光的应用推向了极限。蚀刻使用的是波长很短的紫外光并配合很大的镜头。短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上，使之曝光。

然后，曝光的硅将被原子轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，以制造出N井或P井，结合上面制造的基片，处理器的门电路就完成了。

④ 集成电路制造包括哪些工艺

工艺阿，主要就是焊接吧，印刷电路板是单独作的，上面元件用布线机自动装，然后就剩焊接了

⑤ 为什么说光刻是集成电路制造最重要的工艺

光刻是通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺（图4.7）。在此之后，晶圆表面会留下带有微
图形
结构的薄膜。被除去的部分可能形状是薄膜内的孔或是残留的岛状部分。

光刻工艺也被称为大家熟知的Photomasking, masking, photolithography, 或microlithography。在晶圆的制造过程中，晶体三极管、二极管、电容、电阻和金属层的各种物理部件在晶圆表面或表层内构成。这些部件是每次在一个掩膜层上生成的，并且结合生成薄膜及去除特定部分，通过光刻工艺过程，最终在晶圆上保留特征图形的部分。光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，并且在晶圆表面的位置正确且与其它部件（parts）的关联正确。

光刻是所有四个基本工艺中最关键的。光刻确定了器件的关键尺寸。光刻过程中的错误可造成图形歪曲或套准不好，最终可转化为对器件的电特性产生影响。图形的错位也会导致类似的不良结果。光刻工艺中的另一个问题是缺陷。光刻是高科技版本的照相术，只不过是在难以置信的微小尺寸下完成。在制程中的污染物会造成缺陷。事实上由于光刻在晶圆生产过程中要完成5层至20层或更多，所以污染问题将会放大。

⑥ 集成电路制造工艺的目录

第1章概述
第2章半导体材料
第3章硅平面工艺流程
第4章薄膜的制备
第5章光刻技术
第6章掺杂技术
第7章金属化与平坦化
第8章芯片封装与装配技术
附录A术语表
参考文献

⑦ 集成电路制造工艺有哪些新的技术与进展

目 前 在 使 电 子 元 件 向 着 微 小 型 化 、 低 功 耗 、 智 能 化 和 高 可 靠 性 方 面 迈 进 了 一 大 步 。版 佛 山 芯 珠 微 电权 子 公 司 主 打 产 品 D V - L i n k ( D i g i t a l V i d e o L i n k ) 芯 片 、 加 密 芯 片 。

⑧ 简述近几年来集成电路制造工艺有哪些新的技术与进展

单片集成电路工艺
利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术刻蚀成互连图形，使元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。例如，扩散掺杂改用离子注入掺杂工艺；紫外光常规光刻发展到一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长又采用超高真空分子束外延技术；采用化学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。

薄膜集成电路工艺
整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。
薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：①薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；②薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。
实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。

厚膜集成电路工艺
用丝网印刷工艺将电阻、介质和导体涂料淀积在氧化铝、氧化铍陶瓷或碳化硅衬底上。淀积过程是使用一细目丝网，制作各种膜的图案。这种图案用照相方法制成，凡是不淀积涂料的地方，均用乳胶阻住网孔。氧化铝基片经过清洗后印刷导电涂料，制成内连接线、电阻终端焊接区、芯片粘附区、电容器的底电极和导体膜。制件经干燥后，在750～950℃间的温度焙烧成形，挥发掉胶合剂，烧结导体材料，随后用印刷和烧成工艺制出电阻、电容、跨接、绝缘体和色封层。有源器件用低共熔焊、再流焊、低熔点凸点倒装焊或梁式引线等工艺制作，然后装在烧好的基片上，焊上引线便制成厚膜电路。厚膜电路的膜层厚度一般为 7～40微米。用厚膜工艺制备多层布线的工艺比较方便，多层工艺相容性好，可以大大提高二次集成的组装密度。此外，等离子喷涂、火焰喷涂、印贴工艺等都是新的厚膜工艺技术。与薄膜集成电路相仿，厚膜集成电路由于厚膜晶体管尚不能实用，实际上也是采用混合工艺。

单片集成电路和薄膜与厚膜集成电路这三种工艺方式各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵活，生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。

单片集成电路除向更高集成度发展外，也正在向着大功率、线性、高频电路和模拟电路方面发展。不过,在微波集成电路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。

⑨ 半导体集成电路的制造工艺

集成电路在大约5mm×5mm大小的硅片上，已集成了一台微型计算机的核心部分，包含有一万多个元件。集成电路典型制造过程见图1。从图1,可以看到，已在硅片上同时制造完成了一个N+PN晶体管,一个由 P型扩散区构成的电阻和一个由N+P结电容构成的电容器,并用金属铝条将它们连在一起。实际上,在一个常用的直径为75mm的硅片上（现在已发展到φ=125mm～150 mm）将有 3000000个这样的元件，组成几百个电路、子系统或系统。通过氧化、光刻、扩散或离子注入、化学气相淀积蒸发或溅射等一系列工艺，一层一层地将整个电路的全部元件、它们的隔离以及金属互连图形同时制造在一个单晶片上，形成一个三维网络。而一次又可以同时加工几十片甚至上百片这样的硅片，所以一批可以得到成千上万个这样的电路。这样高的效率，正是集成电路能迅速发展的技术和经济原因。
半导体集成电路
这个三维网络可以有各种不同的电路功能和系统功能，视各层的拓扑图形和工艺规范而定。在一定的工艺规范条件下，主要由各层拓扑图形控制，而各层的拓扑图形又由各次光刻掩膜版所决定。所以光刻掩膜版的设计是制造集成电路的一个关键。它从系统或电路的功能要求出发，按实际可能的工艺参数进行设计，并由计算机辅助来完成设计和掩膜版的制造。
在芯片制造完成后，经过检测，然后将硅片上的芯片一个个划下来，将性能满足要求的芯片封装在管壳上，即构成完整的集成电路。

⑩ 集成电路制造工艺属于什么技术领域

微电子