门电路悬空

A. 的门电路引脚悬空要紧吗

输出悬空不要紧，输入悬空是不行的，尤其是CMOS电路。

B. 数字电路中的门电路空悬是什么功能

数字电路中的门电路空悬是有讲究的：
TTL电路，输入脚悬空代表输入“1”，专即“高电平”，所以与门、与属非门都不用的多余脚可以“悬空”，但对或门电路不行，多余脚只能接地。
对CMOS电路，任何门电路的输入脚都不可悬空。
另外对三态门等电路的控制脚也要区分情况，不可任意悬空，否则无法选中实现控制。

C. 解释CMOS门电路的输入端为什么不能悬空

这是有MOS管的特性决定的，MOS管输入阻抗很大（栅极源极之间有一层氧化层），输入阻抗大，对微弱信号的捕捉能力就很强（简单地把干扰源等效为一个理想电压源和一个内阻的串联，根据分压原理可知输入电阻越大输入的分压越大），所以悬空时很容易受周围信号的干扰。

静态功耗低，每门功耗为纳瓦级；逻辑摆幅大，近似等于电源电压。抗干扰能力强，直流噪声容限达逻辑摆幅的35%左右。可在较广泛的电源电压范围内工作，便于与其他电路接口，速度快，门延迟时间达纳秒级；在模拟电路中应用，其性能比NMOS电路好；与NMOS电路相比，集成度稍低。

(3)门电路悬空扩展阅读：

由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图1(a)所示，则两管正好互为负载，处于互补工作状态。

当输入低电平(Vi=Vss)时，PMOS管导通，NMOS管截止，输出高电平。·

当输入高电平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低电平。

在复杂直流电路中，某一段电路里的电流真实方向很难预先确定，在交流电路中，电流的大小和方向都是随时间变化的。这时，为了分析和计算电路的需要，引入了电流参考方向的概念，参考方向又叫假定正方向。

所谓正方向，就是在一段电路里，在电流两种可能的真实方向中，任意选择一个作为参考方向（即假定正方向）。当实际的电流方向与假定的正方向相同时，电流是正值；当实际的电流方向与假定正方向相反时，电流就是负值。

D. 为什么TTl门电路的输入端悬空时相当于逻辑1

因为悬空时可以看作是输入端接一个无穷大的电阻，当输入电阻大于专IKΩ时，输入电平就变属为阈值电压UTH即为高电平，所以相当于逻辑1。数字电路中，把电压的高低用逻辑电平来表示。

逻辑电平包括高电平和低电平这两种。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。

(4)门电路悬空扩展阅读：

TTL电路多余输入端的处理方法：

1、TTL与门和与非门电路

(1)将多余输入端接高电平，即通过限流电阻与电源相连接;

(2)根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平;

(3)通过大电阻(大于1kΩ)到地，这也相当于输入端外接高电平;

(4)当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。

2、TTL或门、或非门

(1)接低电平;

(2)接地;

(3)由TTL输入端的输入伏安特性可知，当输入端接小于IKΩ的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IKΩ(500Ω)的电阻到地。

参考资料来源：网络-高电平

E. TTL 门电路和CMOS门电路输入端悬空有什么区别

TTL 门电路和CMOS门电路输入端悬空的区别：

1、结构不同。

TTL门电路是由晶体管构成的逻辑电路，CMOS门电路以MOS管作为开关器件的门电路是CMOS门电路，其中为P-MOS管和N-MOS管构成互补的结构形式。

2、电压电流不同。

由于器件的电压不同，TTL电路和CMOS电路定义的高低电平电压以及电流不一样.。所谓的需要加TTL信号就是可以以TTL标准的高或低电平信号来触发它，而所谓的TTL信号是一个电平标准。

(5)门电路悬空扩展阅读：

门电路的相关要求规定：

1、从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑

2、凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。

3、门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。

F. TTL门电路输入端在什么条件下允许悬空为什么

门电路的输入端阻抗较高，悬空很容易受到干扰，所以不应该悬空。

G. TTL门和CMOS门悬空引脚如何处理

TTL门的输入引脚可以悬空，悬空状态的输入相当于高电平输入。CMOS输入引脚不能悬空，应接高电平或0。

TTL和COMS电路比较：

1、TTL电路是电流控制器件，而coms电路是电压控制器件。

2、TTL电路的速度快，传输延迟时间短（5-10ns），但是功耗大。

3、COMS电路的速度慢，传输延迟时间长（25-50ns），但功耗低。

4、COMS电路的供电电压高于TTL电路，也就是可以工作在较宽的电压范围之内。

(7)门电路悬空扩展阅读：

CMOS使用注意事项：

1、COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。

2、输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。

3、当接长信号传输线时，在COMS电路端接匹配电阻。

4、当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。

H. 数电 门电路输入为悬空问题

门电路的输入方式有很多种，你的图所画的只是其中一种。
每种输入方式，悬空的情况下有可能有不一样的状态。需要具体情况具体分析内部电路才能知道。就像你这个问题一样。不是所有的悬空都是相当于高电平的。

I. 门电路多余输入端接地和接0，悬空和接1各有什么区别

多余输入端接地和接0是一个意思，都是接的低电位；悬空和接1也是一回个意思，都是高电答位。

但是CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。

所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

(9)门电路悬空扩展阅读

门电路应用注意事项：

对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是通过小于500Ω的电阻接地或直接接地。

在前级门的扇出系数有富余时，也可以和有用输入端并联连接。对于与或非门，若某个与门多余，则其输入端应全部输入低电平（接地或通过小于500Ω的电阻接地），或者与另外同一个门的有用端并联连接（但不可超出前级门的扇出能力）。

若与门的部分输入端多余，处理方法和单个与门方法一样。

J. 电路中经常提到的悬空是什么意思

悬空在数字逻辑电路中指逻辑器件的输入引脚既不接高电平，也不接低电平。

由于逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。一般实际运用时，引脚不要悬空，易受干扰。也称为“浮空”。

(10)门电路悬空扩展阅读：

逻辑电路分类：

1、组合逻辑电路

任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻辑状态，而与输入信号和输出信号过去状态无关的逻辑电路。

由于组合逻辑电路的输出逻辑状态与电路的历史情况无关，所以它的电路中不包含记忆性电路或器件。门电路是组合逻辑电路的基本单元。当前组合逻辑电路都已制成标准化、系列化的中、大规模集成电路可供选用。

2、时序逻辑电路

任何时刻的输出状态不仅与该时刻的输入有关，而且还与电路历史状态有关的一种数字逻辑电路。时序逻辑电路具有记忆输入信息的功能，由于它的引入使得数字系统的应用大大增强。常用的有计数器、寄存器和脉冲顺序分配器等。

也可以按照原件对逻辑电路进行分类，例如：电阻-晶体管逻辑电路、二极管-晶体管逻辑电路、发射极功能逻辑电路、发射极耦合逻辑电路、高阈值逻辑电路、集成注入逻辑电路、晶体管-晶体管逻辑电路。