五人表决器电路图

① 五人表决器原理是什么

VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）即超高速集成电路硬体描述语言，在基於CPLD／FPGA和ASIC的数位系统设计中有著广泛的应用。

VHDL语言诞生於1983年，1987年被美国国防部和IEEE确定为标准的硬体描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987後，各大EDA公司都先後推出了自己的支持VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此後IEEE又先後发布了IEEE 1076-1993和IEEE 1076-2000版本。

② 求设计一个五人表决器（不要源代码，要具体方法以及试验中用到的元器件和连接方式）

4人表决器表决器好设计，用5个三输入的与非门就行了，五人表决器就要麻烦了，真值表好列，用逻辑代数或卡诺图求出简化的逻辑表达式并演化成与非的形式就不好化了，这个问题你还是想老师寻求一点帮助吧

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity bj is
port(a:in std_logic_vector(4 downto 0);
y:out std_logic);
end bj;
architecture aa of bj is
signal x:std_logic; begin
x<=a(0)+a(1)+a(2)+a(3)+a(4);
process(a) begin
if x>2 then y<=’1’;
else y<=’0’;
end if;
end process;
end aa;

#include<reg51.h>
sbit P10=P1^0;//表决人1
sbit P11=P1^1;//表决人2
sbit P12=P1^2;//表决人3
sbit P13=P1^3;//表决人4
sbit P14=P1^4;//表决人5
sbit P15=P1^5;//结果显示

int a=0;
int b=0;
int i=0;

void main()
{

while(1)
{
if(P10==0)
a++;
else
b++;
if(P11==0)
a++;
else
b++;
if(P12==0)
a++;
else
b++;
if(P13==0)
a++;
else
b++;
if(P14==0)
a++;
else
b++;
if(a>b)
P15=0;
else
P15=1;
a=b=0;
for(i=0;i<255;i++)
{}
}

}

③ 五人表决器的电路图怎么画

以后这样的题不要问别人 自己想 哎 我这都是犯错误呢 帮你做作业！

④ 用if设计一个五人表决器,五输入,一输出

需要说明所用的编程语言。

⑤ 表决器电路原理图

简单的逻辑门电路可以实现……

⑥ 数字逻辑，电路设计，设计一个五人表决器，给一个图也行啊

如图所示：

⑦ 求个简单表决器电路原理图

digital circuit
Why post on this board?

⑧ 数字电路（7人投票表决器电路图）

用74LS151八选一数据选择器可实现！可把其中一个输入端至低电平！令七个输入端按真值表输入！至少四个为一，输出为一！