电路不挂

A. 电路怎么不挂科啊

简单吧

B. 是关于一个安防系统的电路图，看不懂，大神，求帮忙，不挂科

你这张图里就是各种安防设备直接的接线及控制关系，结合你的实际工作想一想就明白了回，比如，硬盘答录像机NVR工作需要什么？要电（多少V的电）、要显示画面（监视器）、要控制（485或者网线）。
所有的设备都是由供电、通讯、相关联设备之间连接组成，也就是基本上一个单体设备三组线，有些设备是一对多的设备，他可以接很多个单体设备。一定要结合你的工作实际，这个图就非常简单了，应该是自己动手就能画出来的。

C. 门电路不用的输入端应如何处理以及为什么说异或门是可控反相器……

与非门多余的脚接高电平。

或非门多余的脚接低电平。

异或门多余的脚接高电平。

与非门逻辑表达式：Y=(A·B)'

或非门逻辑表达式：F=(A+B)'

与非门是数字电路的一种基本逻辑电路。是与门和非门的叠加，有多个输入和一个输出。若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门可以看作是与门和非门的叠加。

(3)电路不挂扩展阅读：

与非门是与门和非门的结合，先进行与运算，再进行非运算。与非运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为0；1和0，则输出为1；0和0，则输出为1。与非门的结果就是对两个输入信号先进行与运算，再对此与运算结果进行非运算的结果。简单说，与非与非，就是先与后非。

D. CMOS电路不用的输入端应怎样处理

CMOS集成电路
的
输入阻抗
相当高，输入端悬空，会受到感应信号干扰而误认为是一般CMOS器件不用时，用静电袋包起来存放；要么就把所有的引脚接在一起存放

E. CMOS电路中，不用的管脚是否可以悬空

因为CMOS电路是高输入阻抗的器件，容易受到干扰，所以不用的输入端不允许悬空，可接电源或接地，输出端悬空。

F. 电路理论要挂了，怎么办

怎么办，认真分析自己，问题出在哪里，怎么扑回来才是方向关键，不能就这样放弃，学习学而不尽。

G. 画电路原理图的时候，我们经常会看见有些电阻写着“不贴”，是表示焊板子的时候不用焊接吗为什么这么做

表示，PCB板上有这个位置，生产时不焊接
原因：
兼容设计，不改变PCB，只改元件，就可以生产出另一种产品。目的节约成本
预防措施，为节约成本，此元件不焊接，但是万一生产中发现没这元件出问题的话，可以补救。

H. 只剩十几天考试了。有高数。复变。C语言。物理。电路分析。之前几乎等于一点没学。现在怎么学才能不挂啊

划重点吧 把画的重点都认真做一遍 加上平时表现差不多 应该没问题

I. 与非门中不用的输入端如何处理

与非门中不用的输入端最好是接高电平，，即通过限流电阻连接到高电平上。

与非门的真值表如下图：

其中 Z 是输出端，X 和 Y 是输入端。

观察真值表可知若有一输入为低电平，输出为高电平，假设 X 为有用输入，Y 为不用的输入端，那么此时若 Y 为低电平，输出不受 X 影响即恒定为高电平，故 Y 应该为高电平。

同时进一步观察，可发现 Y 为高电平的结果与 X = Y 的结果一致，故如果此时输入端驱动能力强，即可以将无用的输入端接到另一个输入端上。

此外，对于TTL结构的与非门，输入端为高电平时可以悬空但不能使用大电阻；对于CMOS结构的与非门，不能悬空输入端代替高电平，因此对于与非门不用的输入端最好接高电平。

(9)电路不挂扩展阅读

门电路中，MOS电路输入引脚不能悬空，TTL电路需要慎重选择大电阻原因如下：

MOS电路是电压型的器件，CMOS电路的输入端对电压敏感，任何悬空的引脚上的电压将受外界的影响而变成不定态。不用时必须接地或接VCC。TTL电路中是BJT，其正常工作要有一定的电流偏置。输入电流太小则不能提供BJT状态翻转的必要工作条件。

CMOS输入若悬空，工作中可能会积聚电荷，使得输入管脚电压升高。当改电压升高到一定值（约vcc/2)时，上下管会同时导通，大电流从VCC直接灌入GND，导致器件的损坏，所以很多CMOS器件的输入管脚内都配置成弱上拉/弱下拉。

COMS电路输入端是场效应管，他的输入阻抗相当大，如果输入开路机会感应很高的电压将管子击穿。TTL电路内部是普通的PN结做的，他的输入阻抗较小，如串大电阻输入信号就不够

J. 改电路的时候接头是不是一定要挂锡

关于这个问题我问过宏岳1+的专业师傅，电线接头挂锡主要是为了避免以后使用大功率的电器，接头处发烫会使铜线外围过早氧化。这个属于可挂也可不挂，更重要的是一定要缠绕结实，先后缠上防水胶布和绝缘胶布，这是必不可少的。